

सार्थक

प्राविधिक शिक्षा परिषद् उत्तर प्रदेश द्वारा  
स्वीकृत नवीनतम पाठ्यक्रमानुसार

# डिजिटल इलैक्ट्रॉनिक्स

प्रयोगात्मक कार्य सहित

## [DIGITAL ELECTRONICS]

With Practicals

[द्वितीय वर्ष (तृतीय सेमेस्टर) इलैक्ट्रिकल इंजीनियरिंग एवं इलैक्ट्रॉनिक्स  
इंजीनियरिंग के विद्यार्थियों के लिए]



राहुल मणि उपाध्याय

(M. Tech.)

प्रवक्ता इलैक्ट्रॉनिक्स  
बुद्ध इन्सटीट्यूट ऑफ टेक्नोलॉजी  
गोरखपुर

जय प्रकाश नाथ पब्लिकेशन्स

गाँधी आश्रम चौराहा  
नौचन्दी रोड, मेरठ - 250 002 (यू० पी०)

## विषय सूची

पृष्ठ संख्या

### क्रम अध्याय

1. डिजिटल इलेक्ट्रॉनिक्स	1-25
2. लॉजिक गेट्स	26-55
3. लॉजिक परिवार	56-71
4. डिस्प्ले युक्तियाँ, बाइनरी एडर सर्किट, एनकोडर्स डिकोडर्स, मल्टीप्लैक्सर्स तथा डिमल्टीप्लैक्सर्स	72-88
5. फिलप-फ्लॉप	88-104
6. मल्टीवाइब्रेटर तथा A/D, D/A कनवर्टर्स	105-114
7. सेमीकन्डक्टर मेमोरी	115-118
परिशिष्ट	119-139
प्रयोगात्मक कार्य	140-149



# अध्याय

# 1


# डिजिटल इलेक्ट्रॉनिक्स (Digital Electronics)

## 1.1 परिचय (Introduction)

- ❖ डिजिटल इलेक्ट्रॉनिक्स का उपयोग हम डाटा प्रोसेसिंग, कन्ट्रोल सिस्टम, संचार तथा मापन में करते हैं।
- ❖ एनेलॉग इलेक्ट्रॉनिक्स में आउटपुट वोल्टेज इनपुट वोल्टेज के अनुसार परिवर्तित होते रहते हैं अर्थात् आउटपुट वोल्टेज के अनन्त मान होते हैं।
- ❖ वह इलेक्ट्रॉनिक सर्किट जो दो स्टेट ऑपरेशन के लिए डिजाइन किया जाता है, डिजिटल सर्किट कहलाता है। इस प्रकार डिजिटल सर्किट में आउटपुट वोल्टेज की केवल दो अवस्थाएँ होती हैं।
- ❖ इलेक्ट्रॉनिक्स की वह ब्रांच जिसमें हम डिजिटल सर्किट का अध्ययन करते हैं, डिजिटल इलेक्ट्रॉनिक्स (digital electronics) कहलाती है।  
सिग्नल को दो भागों में बाँटा गया है—
  1. एनेलॉग सिग्नल,
  2. डिजिटल सिग्नल।

## 1.2 एनेलॉग सिग्नल (Analog Signal)

- ❖ एनेलॉग सिग्नल के अनन्त मान होते हैं तथा ये सिग्नल समय के साथ-साथ लगातार परिवर्तित होते रहते हैं।
- ❖ Sine wave, Triangular wave इत्यादि एनेलॉग सिग्नल के उदाहरण हैं।




चित्र : 1.1 एनेलॉग सिग्नल

## डिजिटल इलेक्ट्रॉनिक्स

2

### 1.3 डिजिटल सिग्नल (Digital Signal)

- डिजिटल सिग्नल के दो डिस्क्रीट स्तर (discrete level) होते हैं। यह सिग्नल सदैय Low अथवा High में से किसी एक स्तर पर होता है।



पिच : 1.2 डिजिटल सिग्नल

- डिजिटल सिग्नल समय के साथ-साथ लगातार परिवर्तित नहीं होते हैं।

### 1.4 एनेलॉग सिग्नल तथा डिजिटल सिग्नल की तुलना (Comparison of Analog Signal and Digital Signal)

(UPBTE 2013, 14, 16)

क्रम संख्या	प्रारम्भिक	एनेलॉग सिग्नल	डिजिटल सिग्नल
1.	आउटपुट बोल्टेज के मान	अनन्त (Infinite)	दो (Low अथवा High)
2.	नेचर	कॉन्टीन्युअस (Continuous)	डिस्क्रीट (Discrete)
3.	स्रोत	सिग्नल जनरेटर, ट्रांजिस्टर	कम्प्यूटर
4.	उदाहरण	Sine wave, Triangular wave	बाइनरी सिग्नल

### 1.5 एनेलॉग सिस्टम (Analog Systems)


- वह सिस्टम (System) जो एनेलॉग सिग्नल (analog signals) को प्रोसेस करता है, एनेलॉग सिस्टम कहलाता है।
- एनेलॉग सिस्टम के निम्न उदाहरण हैं—
  - फिल्टर (Filters),
  - एम्प्लीफायर (Amplifiers),
  - सिग्नल जेनरेटर (Signal Generators),
  - पावर सप्लाई (Power Supplied)।
- एनेलॉग सिस्टम को परिशुद्धता (Accuracy) कम होती है जिस कारण यह कम रिलायबिल (reliable) होता है।

### 1.6 डिजिटल सिस्टम (Digital Systems)

- वह सिस्टम जो डिजिटल सिग्नल को प्रोसेस करता है, डिजिटल सिस्टम कहलाता है।
- डिजिटल सिस्टम के इनपुट एवं आउटपुट दोनों सिग्नल, डिजिटल होते हैं।

## डिजिटल इलेक्ट्रॉनिक्स

3



- डिजिटल सिस्टम के निम्न उदाहरण हैं—

- फ्लिप-फ्लोप (Flip-Flops),
- काउन्टर (Counter),
- माइक्रोप्रोसेसर (Microprocessors),
- डिजिटल कैलकुलेटर (Digital Calculators),
- कम्प्यूटर (Computers)।

### 1.7 डिजिटल सिस्टम के लाभ (Advantages of Digital Systems)

- डिजिटल सिस्टम की परिशुद्धता (accuracy) उच्च होती है।
- इन पर शोर (noise) का प्रभाव कम पड़ता है।
- डिजिटल सिस्टम, एनेलॉग सिस्टम की अपेक्षा ज्यादा विश्वसनीय (reliable) होते हैं।
- डिजिटल सिस्टम के बीच कम्यूनिकेशन (communication) आसानी से हो जाता है।
- डिजिटल सिस्टम को डिजाइन (design) आसानी से हो जाती है।
- इन पर ताप का प्रभाव बहुत कम पड़ता है।

एनेलॉग तथा डिजिटल सिग्नल का तुलनात्मक चार्ट  
(Comparison of Analog and Digital Systems)

क्रम संख्या	प्रारम्भिक	एनेलॉग सिग्नल	डिजिटल सिग्नल
1.	सिग्नल प्रोसेस (Signal Processed)	एनेलॉग सिग्नल	डिजिटल सिग्नल
2.	डिस्प्ले (Display)	एनेलॉग मीटर	डिजिटल डिस्प्ले (LED, एवं LCD)
3.	परिशुद्धता (Accuracy)	कम	ज्यादा
4.	डिजाइन (Design)	कठिन	आसान
5.	मैमोरी (Memory)	मैमोरी नहीं होती	मैमोरी होती है
6.	ताप का प्रभाव (Effect of temperature)	अधिक	कम
7.	शोर का प्रभाव (Effect of noise)	अधिक	कम
8.	सिस्टम के बीच कम्यूनिकेशन (Communication between system)	आसानी से नहीं होता	आसानी से होता है
9.	उदाहरण (Examples)	फिल्टर, एम्प्लीफायर, पावर सप्लाई, सिग्नल जेनरेटर	काउन्टर, रजिस्टर, माइक्रोप्रोसेसर, कम्प्यूटर

### 1.8 नम्बर सिस्टम (Number System)


- ❖ डिजिटल इलैक्ट्रॉनिक्स में विश्व संख्याओं को सुगमत कर अन्य संख्याओं को प्रदर्शित किया जाता है।
- ❖ नम्बर सिस्टम (number system) को निम्नलिखित चार भागों में वाँटा गया है—
  1. डेसिमल नम्बर सिस्टम (Decimal number system)
  2. बाइनरी नम्बर सिस्टम (Binary number system)
  3. ऑक्टल नम्बर सिस्टम (Octal number system)
  4. एक्साडेसिमल नम्बर सिस्टम (Hexadecimal number system)
- ❖ प्रत्येक नम्बर सिस्टम के लिए एक बेस (base) होता है और प्रत्येक नम्बर सिस्टम का अधिकतम मान (largest value) उसके बेस से एक कम होता है।

नम्बर सिस्टम और उसका बेस

	Decimal	10
1.	Binary	2
2.	Octal	8
3.	Hexadecimal	16

### 1.9 डेसिमल नम्बर सिस्टम (Decimal Number System)

- ❖ वह नम्बर सिस्टम जो हम प्रारम्भ से ही स्कूलों में पढ़ते चले आ रहे हैं, उसे डेसिमल नम्बर सिस्टम कहते हैं।
- ❖ डेसिमल नम्बर सिस्टम के 10 विशेष प्रतीक होते हैं, 0, 1, 2, 3, 4, 5, 6, 7, 8 तथा 9.
- ❖ डेसिमल नम्बर का बेस 10 होता है तथा इसकी अधिकतम संख्या 9 होती है।



- ❖ ऊपर दिए गए चित्र के द्वारा हम डेसिमल नम्बर को प्रदर्शित करने का अध्ययन करेंगे।
- ❖ डेसिमल प्रणाली में लिखी गई प्रत्येक संख्या के प्रत्येक गुणक का अपना एक स्थानीय मान (weighted value) होता है। प्रत्येक संख्या के स्थानीय मान को चित्र में प्रदर्शित किया गया है।

### डिजिटल इलैक्ट्रॉनिक्स

#### MSD (Most Significant Digit)

\* बायरी तरफ की वह संख्या जिसका स्थानीय मान अधिकतम होता है, MSD कहलाती है।

#### LSD (Least Significant Digit)

\* दायरी तरफ की वह संख्या जिसका स्थानीय मान सबसे कम होता है, LSD कहलाती है।

उदाहरण—डेसिमल नम्बर 532.86 को प्रदर्शित करना।

हल—

$$N = \begin{array}{|c|c|c|c|c|c|c|} \hline & 5 & 3 & 2 & \cdot & 8 & 6 \\ \hline \end{array}$$

$$\downarrow \quad \downarrow \quad \downarrow \quad \downarrow \quad \downarrow \quad \downarrow \quad \downarrow$$

$$N = 5 \times 10^2 + 3 \times 10^1 + 2 \times 10^0 + 8 \times 10^{-1} + 6 \times 10^{-2}$$

दित्र : 1.5

इस प्रकार दी गई संख्या 532.86 को प्रदर्शित किया जा सकता है।

### 1.10 बाइनरी नम्बर सिस्टम (Binary Number System)

- ❖ बाइनरी नम्बर सिस्टम के दो विशेष प्रतीक होते हैं—0 तथा 1.
- ❖ बाइनरी नम्बर सिस्टम, डेसिमल नम्बर सिस्टम की तरह कार्य करता है। इनमें विशेष अन्तर केवल बेस का है। बाइनरी नम्बर का बेस 2 होता है, जबकि डेसिमल नम्बर का बेस 10 होता है।

#### 1.10.1 बाइनरी संख्या को डेसिमल में परिवर्तित करना

बाइनरी संख्या को डेसिमल में बदलने के लिए बाइनरी संख्या के प्रत्येक अंक को  $2^{n-1}$  से गुणा किया जाता है, जहाँ  $n$  बाइनरी संख्या के उस अंक की विद्युति को प्रदर्शित करता है। तत्परतावानी गुणनफलों को जोड़कर बाइनरी संख्या के तुल्य डेसिमल संख्या ज्ञात की जा सकती है।

उदाहरण—बाइनरी नम्बर 1011.011 का डेसिमल तुल्यांक ज्ञात करना।

हल—Step 1 : दी गयी बाइनरी संख्या को 2 के पावर के रूप में प्रदर्शित करने पर

$$N = \begin{array}{|c|c|c|c|c|c|c|c|} \hline & 1 & 0 & 1 & 1 & \cdot & 0 & 1 & 1 \\ \hline \end{array}$$

$$\downarrow \quad \downarrow \quad \downarrow \quad \downarrow \quad \downarrow \quad \downarrow \quad \downarrow \quad \downarrow$$

$$1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 + 0 \times 2^{-1} + 1 \times 2^{-2} + 1 \times 2^{-3}$$

दित्र : 1.6

#### Step 2 : डेसिमल तुल्यांक

$$N = (1 \times 2^3) + (0 \times 2^2) + (1 \times 2^1) + (1 \times 2^0) + (0 \times 2^{-1}) + (1 \times 2^{-2}) + (1 \times 2^{-3})$$

$$N = (1 \times 8) + (0 \times 4) + (1 \times 2) + (1 \times 1) + (0 \times 0.5) + (1 \times 0.25) + (1 \times 0.125)$$


$$N = 8 + 2 + 1 + 0.5 + 0.25 + 0.125$$

$$N = (11.375)_{10}$$

Ans.

### डिजिटल इलैक्ट्रॉनिक्स

- ⑥ बाइनरी नम्बर का बेस 2 होता है, अतः इसकी अधिकतम संख्या 1 होती है।
- ⑦ नीचे दिए गए चित्र के द्वारा हम बाइनरी नम्बर को प्रदर्शित करने का अध्ययन करेंगे।




- ⑧ डेसिमल प्रणाली की तरह बाइनरी प्रणाली में लिंडी गई प्रत्येक संख्या के प्रत्येक गुणक का अपना एक स्थानीय मान होता है। प्रत्येक संख्या के स्थानीय मान को चित्र में प्रदर्शित किया गया है।
- ⑨ बाइनरी डिजिट (0 या 1) को बिट्स (bits) भी कहते हैं। अतः हम कह सकते हैं कि बाइनरी सिस्टम 2-बिट सिस्टम है।
- ⑩ बायीं तरफ की वह बिट जिसका स्थानीय मान अधिकतम होता है, Most Significant Bit (MSB) कहलाती है।
- ⑪ दायीं तरफ की वह बिट जिसका स्थानीय मान सबसे कम होता है, Least Significant Bit (LSB) कहलाती है।

#### 1.10.2 डेसिमल संख्या को बाइनरी में परिवर्तित करना

- ⑫ डेसिमल संख्या को बाइनरी में परिवर्तित करने के लिए डेसिमल संख्या को लगातार 2 से विभाजित किया जाता है।
- ⑬ प्रत्येक विभाजन के पश्चात् शेषफल को रिकॉर्ड किया जाता है।
- ⑭ बाइनरी संख्या प्राप्त करने के लिए सभी शेषफलों को उल्टे क्रम में लिखते हैं।

उदाहरण— $(105)_{10}$  को बाइनरी में परिवर्तित करना।

हल—



शेषफलों को उल्टे क्रम में लिखने पर  $(105)_{10} = (1101001)_2$

### डिजिटल इलैक्ट्रॉनिक्स

#### 1.10.3 डेसिमल भिन्न को बाइनरी में परिवर्तित करना

- ⑮ डेसिमल भिन्न को बाइनरी में परिवर्तित करने के लिए दशमलव भिन्न को लगातार 2 से गुणा किया जाता है।
- ⑯ ग्राम गुणनफल के दशमलव से बाएं के अंक नोट कर लिये जाते हैं, जिसे कैरी (carry) कहते हैं।
- ⑰ कैरी अंकों को सीधे क्रम में लिखने पर बाइनरी संख्या प्राप्त हो जाती है।

उदाहरण—डेसिमल संख्या  $(0.42)_{10}$  को बाइनरी में परिवर्तित करना।

हल—

डेसिमल भिन्न	$\times$ बेस	गुणनफल	कैरी
0.42	$\times 2$	0.84	0 — MSB
0.84	$\times 2$	1.68	1
0.68	$\times 2$	1.36	1
0.36	$\times 2$	0.72	0
0.72	$\times 2$	1.44	1 — LSB

अतः

$$(0.42)_{10} = (0.01101)_2$$

नोट—


हम यहाँ इस प्रक्रिया को आगे भी बढ़ा सकते हैं लेकिन कनवर्जन (Conversion) करते समय इस प्रक्रिया को 5 डिजिट तक ही करते हैं।

उदाहरण— $(85.63)_{10}$  को बाइनरी में परिवर्तित कीजिए।

हल—

Step 1 : पूर्णक (integer) और भिन्न को अलग करने पर

2   85			
2   42	1	LSB	
2   21	0		
2   10	1		
2   5	0		
2   2	1		
2   1	0		
0	1	MSB	



Step 2 : पूर्णक को बाइनरी में बदलना।

$(85)_{10} = (1010101)_2$

**Step 3 :** बिन्दु को बाइनरी में बदलना

0.63 × 2 = 1.26	1	MSB
0.26 × 2 = 0.52	0	↓
0.52 × 2 = 1.04	1	
0.04 × 2 = 0.08	0	
0.08 × 2 = 0.16	0	

शेष

$(0.63)_{10} = (10100)_2$

**Step 4 :** Step 2 और Step 3 के परिणाम को मिलाने पर

$(85.63)_{10} = (101010110100)_2$

Ans.

## डिजिटल इलेक्ट्रॉनिक्स

## डिजिटल इलेक्ट्रॉनिक्स

**Step 2 :** डेसिमल तुल्यांक

$$N = (6 \times 8^2) + (4 \times 8^1) + (5 \times 8^0)$$

$$N = (6 \times 64) + (4 \times 8) + (5 \times 1)$$

$$N = (421)_{10}$$

**1.11.2** डेसिमल संख्या को ऑक्टल में परिवर्तित करना

डेसिमल संख्या को ऑक्टल संख्या में परिवर्तित करने के लिए डेसिमल संख्या को 8 से लगातार भाग दिया जाता है तथा प्रत्येक विभाजन की छिपा के रखाते हैं। अब शेषफलों को उर्द्धे क्रम में लिखने पर हमें ऑक्टल संख्या प्राप्त हो जाती है।

**उदाहरण—** डेसिमल संख्या  $(204)_{10}$  को ऑक्टल में परिवर्तित करना।

हल—

8	204	4	LSD
8	25	1	↑
	3	3	MSD

शेष

टिप्पणी : 1.11

\* शेषफलों को उर्द्धे क्रम में लिखने पर  $(204)_{10} = (314)_8$ .

**1.11.3** ऑक्टल संख्या को बाइनरी में परिवर्तित करना

\* ऑक्टल संख्या का बेस "8" होता है। अतः इसकी अधिकतम मान की संख्या 7 होती है।

\* ऑक्टल संख्या के प्रत्येक डिजिट ( $0, 1, 2, 3, 4, 5, 6$ , and  $7$ ) के लिए बाइनरी तुल्यांक निर्दिष्ट होता है, जो इस प्रकार है—

Octal Number	Equivalent Binary Number
0	000
1	001
2	010
3	011
4	100
5	101
6	110
7	111

टिप्पणी : 1.12 ऑक्टल नम्बर का बाइनरी तुल्यांक

**उदाहरण—** ऑक्टल संख्या  $(364)_8$  को बाइनरी में परिवर्तित करें।

हल— दी हुई ऑक्टल संख्या =  $364$

\* प्रत्येक संख्या का बाइनरी तुल्यांक लिखने पर

**1.11** ऑक्टल नम्बर सिस्टम (Octal Number System)

MSB					•				LSB
8 <sup>3</sup>	8 <sup>2</sup>	8 <sup>1</sup>	8 <sup>0</sup>	8 <sup>-1</sup>	8 <sup>-2</sup>	8 <sup>-3</sup>			

टिप्पणी : 1.9

\* डेसिमल तथा बाइनरी संख्या की तरह ऑक्टल प्रणाली में भी प्रत्येक संख्या के प्रत्येक गुणांक का अपना एक स्थानीय मान होता है। प्रत्येक संख्या के स्थानीय मानों को वित्र में प्रदर्शित किया गया है।

**1.11.1** ऑक्टल संख्या को डेसिमल में परिवर्तित करना

ऑक्टल संख्या को डेसिमल में बदलने के लिए ऑक्टल संख्या के प्रत्येक अंक को  $8^{n-1}$  से गुणा किया जाता है, जहाँ  $n$  ऑक्टल संख्या के उस अंक की स्थिति को प्रदर्शित करता है। तत्पश्चात् सभी गुणांकों को जोड़कर ऑक्टल संख्या के तुल्य डेसिमल संख्या प्राप्त की जाती है।

**उदाहरण—** ऑक्टल संख्या 645 का डेसिमल तुल्यांक ज्ञात करना।

हल—

**Step 1 :** दिए गए ऑक्टल संख्या को '8' के पावर के रूप में प्रदर्शित करने पर  $N =$

6	4	5
---	---	---

$\downarrow \quad \downarrow \quad \downarrow$

$6 \times 8^2 + 4 \times 8^1 + 5 \times 8^0$

टिप्पणी : 1.10

## डिजिटल इलैक्ट्रॉनिक्स

3	6	4
011	110	100

\* अतः दो हूई ऑक्टल संख्या का बाइनरी तुल्यांक

$$(364)_8 = (011110100)_2$$

## 1.11.4 बाइनरी संख्या को ऑक्टल संख्या में परिवर्तित करना

\* बाइनरी संख्या को ऑक्टल में परिवर्तित करने के लिए LSB से ग्राम्य कर 3-3 बिट्स के समूह बनाए जाते हैं उसके बाद प्रत्येक समूह के लिए उसके तुल्य ऑक्टल संख्या लिख दी जाती है।

उदाहरण— बाइनरी संख्या  $(11010010)_2$  को ऑक्टल संख्या में परिवर्तित कीजिये।

$$\text{हल}— \text{दो हूई बाइनरी संख्या} = 11010010$$

3-3 बिट का समूह बनाने पर

0 1 1	0 1 0	0 1 0
Group 3	Group 2	Group 1
↓	↓	↓
3	2	2

विवर : 1.13

यहाँ दो हूई संख्या के युग्म 3 में तीन का समूह बनाने के लिए 0 को आगे लगा देते हैं।

ऑक्टल तुल्यांक = 322

$$(11010010)_2 = (322)_8$$

## 1.12 हेक्साडेसिमल नम्बर सिस्टम (Hexadecimal Number System)

- \* हेक्साडेसिमल नम्बर सिस्टम का बेस "16" होता है।
- \* हेक्साडेसिमल नम्बर की अधिकतम डिजिट का मान 15 होता है।
- \* हेक्साडेसिमल नम्बर में कुल 16 संख्याएँ आती हैं जिनमें 0 से 9 तक सभी डिजिट तथा अंग्रेजी वर्णमाला के अक्षर A, B, C, D, E और F आते हैं।
- \* नोचे हेक्साडेसिमल नम्बर को सभी डिजिट एवं उनके मान को दर्शाया गया है—

Hexadecimal Digit	Value
0	0
1	1
2	2
3	3
4	4
5	5

## डिजिटल इलैक्ट्रॉनिक्स

6	6
7	7
8	8
9	9
A	10
B	11
C	12
D	13
E	14
F	15

विवर : 1.14 हेक्साडेसिमल डिजिट का मान

## 1.12.1 हेक्साडेसिमल को डेसिमल में परिवर्तित करना

\* हेक्साडेसिमल को डेसिमल में परिवर्तित करने के लिए हेक्साडेसिमल के प्रत्येक अंक को  $16^{n-1}$  से गुणा किया जाता है जहाँ n हेक्साडेसिमल नम्बर को उस अंक की स्थिति को प्रदर्शित करता है उसके बाद सभी गुणनफलों को जोड़कर हेक्साडेसिमल नम्बर के तुल्य डेसिमल नम्बर प्राप्त हो जाता है।

उदाहरण—हेक्साडेसिमल नम्बर 6DE का डेसिमल तुल्यांक ज्ञात कीजिए।

हल— Step 1 : दो गये हेक्साडेसिमल संख्या को 16 के पावर के रूप में प्रदर्शित करना।

$$N = \boxed{6 \quad D \quad E}$$

$$\downarrow \quad \downarrow \quad \downarrow$$

$$6 \times 16^2 + 13 \times 16^1 + 14 \times 16^0$$

विवर : 1.15

## Step 2 : डेसिमल तुल्यांक

$$N = 6 \times 16^2 + (13 \times 16^1) + (14 \times 16^0)$$

$$N = (6 \times 256) + (13 \times 16) + (14 \times 1)$$

$$N = (1758)_{10}$$

$$\text{अतः } (6DE)_{16} = (1758)_{10}$$

## 1.12.2 डेसिमल संख्या को हेक्साडेसिमल में परिवर्तित करना

\* डेसिमल संख्या को हेक्साडेसिमल में परिवर्तित करने के लिए डेसिमल संख्या को 16 से लगातार प्राप्त जाता है तथा प्रत्येक विभाजन की क्रिया के पश्चात् शेषफलों को उल्टे क्रम में लिखने पर हमें हेक्साडेसिमल संख्या प्राप्त हो जाती है।

उदाहरण—डेसिमल संख्या 259 का हेक्स तुल्यांक ज्ञात कीजिए।

हल—

16	259	3	LSD
16	16	0	↑
16	1	1	MSD
			↑

विना : 1.16

शेषफलों को उत्तरे क्रम में लिखने पर

$$(259)_{10} = (103)_{16}$$

1.12.3 हेक्साडेसिमल संख्या को बाइनरी में परिवर्तित करना

- \* हेक्साडेसिमल के प्रत्येक अंक के लिए  $(0, 1, 2, \dots, 9)$  तथा A, B, C, D, E, F का बाइनरी तुल्यांक निरूपित होता है जो नीचे दर्शाया गया है—

Hexadecimal Number	Equivalent Binary Number
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001
A	1010
B	1011
C	1100
D	1101
E	1110
F	1111

विना : 1.17 हेक्साडेसिमल का बाइनरी तुल्यांक

उदाहरण—हेक्स संख्या AFB2 को बाइनरी में परिवर्तित कीजिए।

हल—दी हुई संख्या के प्रत्येक अंक का बाइनरी तुल्यांक लिखने पर

A	F	B	2
1010	1111	1011	0010

#### डिजिटल इलेक्ट्रॉनिक्स

अतः दी हुई हेक्स संख्या का बाइनरी तुल्यांक


$$(AFB2)_{16} = (101011110110010)_2$$

1.12.4 बाइनरी संख्या को हेक्साडेसिमल में परिवर्तित करना

- \* बाइनरी संख्या को हेक्साडेसिमल में परिवर्तित करने के लिए LSB से प्ररम्परा करके 4-4 विद्वास का समूह बनाया जाता है उसके बाद प्रत्येक समूह के लिए उसके तुल्य संख्या लिख दी जाती है।

उदाहरण—बाइनरी संख्या  $(1100010111100010)_2$  का हेक्स तुल्यांक ज्ञात कीजिए।

हल—दी हुई संख्या के अंकों का 4-4 विट का समूह बनाने पर



अतः दी हुई संख्या का हेक्स तुल्यांक  $= (C5E2)_{16}$

$$(1100010111100010)_2 = (C5E2)_{16}$$

1.12.5 हेक्साडेसिमल संख्या को ऑक्टल में परिवर्तित करना

- \* हेक्साडेसिमल संख्या को ऑक्टल संख्या में परिवर्तित करने के लिए पहले हेक्साडेसिमल संख्या को बाइनरी में परिवर्तित करते हैं, उसके बाद प्राप्त बाइनरी संख्या को ऑक्टल संख्या में परिवर्तित करते हैं।

उदाहरण—हेक्साडेसिमल  $(25B)_{16}$  का ऑक्टल तुल्यांक ज्ञात कीजिए।

हल—Step 1 : दी हुई हेक्साडेसिमल संख्या का बाइनरी तुल्यांक

2	5	B
0010	0101	1011

प्राप्त बाइनरी संख्या  $= 001001011011$

Step 2 : बाइनरी संख्या का ऑक्टल तुल्यांक

001	001	011	011
1	1	3	3

अतः दी हुई हेक्साडेसिमल संख्या का ऑक्टल तुल्यांक  $= (1133)_8$

$$(25B)_{16} = (1133)_8$$

1.12.6 ऑक्टल संख्या से हेक्साडेसिमल संख्या प्राप्त करना

- ऑक्टल संख्या से हेक्साडेसिमल संख्या प्राप्त करने के लिए सर्वप्रथम ऑक्टल संख्या को बाइनरी में परिवर्तित करते हैं तथा प्राप्त बाइनरी संख्या से हेक्साडेसिमल संख्या प्राप्त की जाती है।

उदाहरण—ऑक्टल संख्या  $(615)_8$  का हेक्स तुल्यांक ज्ञात करना।

हल—Step 1 : दी हुई ऑक्टल संख्या का बाइनरी तुल्यांक

6	1	5
110	001	101

Scanned by CamScanner

## इंजिनियरिंग काले

प्राप्त बाइनरी संख्या =  $110001101$ 

Step 2 : बाइनरी संख्या का हेक्स तुल्यांक

<b>0001</b>	<b>1000</b>	<b>1101</b>
1	8	D

अतः दो गई बाइनरी संख्या का हेक्स तुल्यांक  $(18D)_{16}$ 

$$(615)_8 = (18D)_{16}$$

## 1.13 | बाइनरी अधिकारीक (Binary Arithmetic)

- बाइनरी सर्किट डेसिप्ल नम्बर को प्रोसेस नहीं करता, यह केवल बाइनरी नम्बर को प्रोसेस करता है।
- बाइनरी एडिशन (Binary Addition) सभी प्रकार के अन्य आंशिक जैसे—बाइनरी सबट्रैक्शन, मल्टीप्लिकेशन तथा डिविजन के लिए कुंजी (key) का कर्म करती है। अतः हम मर्वियन बाइनरी एडिशन (Binary Addition) का अध्ययन करेंगे।

## बाइनरी एडिशन के नियम (Rules for Binary Addition)

A	B	SUM	CARRY
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

उदाहरण—बाइनरी संख्या  $(10111)_2$  तथा  $(11001)_2$  का योग प्राप्त करें।

हल—दो हुए बाइनरी संख्या A तथा B का योग

Carry $\rightarrow$	1	1	1	1
A $\rightarrow$	1	0	1	1
B $\rightarrow$	1	1	0	0

Answer  $\rightarrow$  1 1 0 0 0अतः दो हुए बाइनरी संख्या का योग  $= (110000)_2$ उदाहरण—बाइनरी संख्या  $(11000)_2$  तथा  $(1101)_2$  का योग प्राप्त करें।

हल—दो हुए बाइनरी संख्या का योग

1	1	0	0	0
+	1	1	0	1
1	0	0	1	0

अतः दो हुए बाइनरी संख्या का योग  $= (100101)_2$ 

## डाइजिटल इलेक्ट्रॉनिक्स

## 1.14 | बाइनरी सबट्रैक्शन (Binary Subtraction)

बाइनरी सबट्रैक्शन के लिए दो गई तालिकाके नियमों का पालन करते हैं।

A	B	SUB	BORROW
0	0	0	0
1	0	1	0
1	1	0	0
0	1	1	1

उदाहरण—बाइनरी संख्या A =  $(11011)_2$  तथा B =  $(10110)_2$  को सबट्रैक्ट करें।

हल—दो गई बाइनरी संख्या

A = (11011) <sub>2</sub>				
B = (10110) <sub>2</sub>				
A $\rightarrow$	1	1	0	1
B $\rightarrow$	1	0	1	1
Answer	0	0	1	0

अतः दो गई बाइनरी संख्या का सबट्रैक्शन =  $(00101)_2$ 

## 1.15 | बाइनरी कोडेड दशमलाव [Binary Coded Decimal (BCD) Code]

BCD Code को प्रयोग डेसिप्ल डिजिट चार तालिका के दर्शाते हैं।

अतः BCD Code प्रयोग डेसिप्ल डिजिट को बाइनरी में प्रवर्तित करने का एक प्रारूप है।

नीचे तालिका में डेसिप्ल नम्बर के तुल्यांक BCD कोड को दर्शाया गया है—

Decimal Number	BCD Code
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001


उदाहरण—दिए हुए डेसिप्ल नम्बर को BCD Code में परिवर्तित करें।

(i) 98

(ii) 78


(iii) 164

हल— (i) Decimal Number




अतः 98 का BCD तुल्यांक = 10011000

(ii) Decimal Number



अतः 78 का BCD तुल्यांक = 01111000

(iii) Decimal Number



अतः 164 का BCD तुल्यांक = 000101100100

### 1.16 एक्सेस-3 कोड (Excess -3 Code)

• Excess-3 Code BCD Code का मॉडिफाइड फॉर्म है। BCD Code के प्रत्येक कोड में 3 को जोड़ कर Excess-3 Code प्राप्त किया जाता है।

• नीचे तालिका में डेसिमल नम्बर के तुल्यांक Excess-3 को दर्शाया गया है।

Decimal Digit	Excess-3 Code
0	0011
1	0100
2	0101
3	0110
4	0111
5	1000
6	1001
7	1010
8	1011
9	1100

• डेसिमल नम्बर 12 को BCD Code में परिवर्तित करने पर 00010010 लिखते हैं जबकि Excess-3 code प्राप्त करने के लिए डेसिमल नम्बर में 3 जोड़ दिया जाता है, अतः प्राप्त आउटपुट 01000101 होगा।

उदाहरण—लिए गए डेसिमल नम्बर को Excess-3 कोड में परिवर्तित कीजिए।

(i) 592

(ii) 403

हल—(i) Decimal Number


डिजिटल इलेक्ट्रॉनिक्स

डिजिटल इलेक्ट्रॉनिक्स

अतः 592 का Excess-3 तुल्यांक = 100011000101


(592)<sub>10</sub> = 100011000101

(ii) Decimal Number



अतः 403 का Excess-3 तुल्यांक = 0111 0011 0110


(403)<sub>10</sub> = 0111 0011 0110



### 1.17 ग्रैय कोड (Gray Code)

• Gray Code को Cyclic code भी कहा जाता है।

Decimal code	Gray code
0	0000
1	0001
2	0011
3	0010
4	0110
5	0111
6	0101
7	0100
8	1101
9	1100
10	1111
11	1110
12	1010
13	1011
14	1001
15	1000



बाइनरी से Gray Code में कनवर्जन (Binary to Gray Conversion)

• माना यहाँ कुछ बाइनरी नम्बर  $B_1, B_2, B_3, B_4, \dots, B_n$  दिए गए हैं।

• दिए गए बाइनरी कोड का ग्रैय कोड (Gray Code) में परिवर्तन

$$G_1 = B_1$$

$$G_2 = B_1 \oplus B_2$$

$$G_3 = B_2 \oplus B_3$$

$$G_4 = B_3 \oplus B_4$$

$$\vdots \quad \vdots$$

## उदाहरण इलायशनर्स

## डिजिटल इलेक्ट्रॉनिक्स

$$G_n = B_{n-1} \oplus B_n$$

उदाहरण—बाइनरी संख्या 10111011 को ग्रे (Gray Code) में परिवर्तित कीजिए।  
हल—

Binary Code =

$$\begin{array}{ccccccccc} & \oplus \\ 1 & 0 & 1 & 1 & 1 & 1 & 0 & 1 & 1 \\ \downarrow & \downarrow \\ 1 & 1 & 1 & 0 & 0 & 1 & 1 & 0 \end{array}$$

Gray Code = 11100110

**1.18 ग्रे कोड का बाइनरी कोड में परिवर्तन**  
(Conversion of Gray Code into Binary Code)

दिए गए ग्रे कोड 101010 को बाइनरी में परिवर्तित करने के लिए निम्न का पालन करते हैं—

Binary Code = 110011

$$\begin{array}{ccccccccc} \text{Gray code} \Rightarrow & 1 & 0 & 1 & 0 & 1 & 0 & 1 & 0 \\ \downarrow & \swarrow & \downarrow & \swarrow & \downarrow & \swarrow & \downarrow & \swarrow & \downarrow \\ \text{Binary code} \Rightarrow & 1 & 1 & 0 & 0 & 1 & 1 & 0 & 1 \end{array}$$

उदाहरण 1. दी गई संख्याओं का आउटपुट ज्ञात करें—

**साधित उदाहरण (Solved Examples)**

(i)  $(DD\ CC)_{16} + (BBAA)_{16} = (?)_{16}$

(ii)  $(723)_8 + (237)_8 = (?)_8$

(iii)  $(10101100)_2 - (00111000)_2 = (?)_2$

हल—

(i)

$$\begin{array}{rcl} DDCC & \longrightarrow & 1101 & 1101 & 1100 & 1100 \\ BBAA & \longrightarrow & 1011 & 1011 & 1010 & 1010 \\ \hline 19976 & 1 & 1001 & 1001 & 0111 & 0110 \end{array}$$

Result  $\rightarrow (19976)_{16}$

Ans.

(ii)

$$\begin{array}{rcl} 723 & \longrightarrow & 111 & 010 & 011 \\ 237 & \longrightarrow & 010 & 011 & 111 \\ \hline 1162 & 1 & 001 & 110 & 010 \end{array}$$

Result  $\rightarrow (1162)_8$

Ans.

(iii)

$$\begin{array}{r} 10101100 \\ - 00111000 \\ \hline 01110100 \end{array}$$

Result  $\rightarrow (01110100)_2$

Ans.

उदाहरण 2. बाइनरी संख्या  $(11000)_2$  तथा  $(1101)_2$  का योग ज्ञात करें।

हल—

$$\begin{array}{r} 11000 \\ + 1101 \\ \hline 100101 \end{array}$$

उदाहरण 3. बाइनरी संख्या  $(11100)_2$  तथा  $(01111)_2$  का योग ज्ञात कीजिए।

Ans.

हल—

$$\begin{array}{r} 11100 \\ 01111 \\ \hline 101011 \end{array}$$

उदाहरण 4. बाइनरी संख्या  $(100110)_2$  तथा  $(11101)_2$  का अन्तर ज्ञात कीजिए।

Ans.

हल—

$$\begin{array}{r} \text{Borrow} & 11 & 1 \\ & 100110 \\ & + 11101 \\ \hline 001001 \end{array}$$

उदाहरण 5. डेसीमल संख्या 214 को ऑक्टल में परिवर्तित कीजिए।

Ans.

हल—

$$\begin{array}{r} 8 | 214 & 6 & \uparrow \text{LSD} \\ 8 | 26 & 2 & \\ 8 | 3 & 3 & \uparrow \text{MSD} \\ 0 & & \end{array}$$

ऑक्टल

तुल्यांक =  $(326)_8$

Ans.

उदाहरण 6. डेसीमल संख्या 3509 को हेक्साडेसीमल में परिवर्तित कीजिए।

Ans.

हल—

$$\begin{array}{r} 16 | 3509 & 5 \rightarrow 5 & \uparrow \text{LSD} \\ 16 | 219 & 11 \rightarrow B & \\ 16 | 13 & 13 \rightarrow D & \uparrow \text{MSD} \\ 0 & & \end{array}$$

उदाहरण 7. डेसीमल संख्या 35 का ऑक्टल तुल्यांक ज्ञात कीजिए।

हल—

$$\begin{array}{r} 8 \mid 35 & 3 \\ 8 \mid 4 & 4 \\ \hline 0 & \end{array} \quad \begin{array}{l} \text{LSD} \\ \text{MSD} \end{array}$$

$$\text{ऑक्टल तुल्यांक} = (43)_8$$

उदाहरण 8. बाइनरी संख्या 1101.1 का डेसीमल तुल्यांक ज्ञात कीजिए।

$$\text{हल—डेसीमल संख्या } (N) = 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 1 \times 2^{-1}$$

$$N = 8 + 4 + 0 + 1 + 0.5$$

$$N = (13.5)_{10}$$

उदाहरण 9.  $(475.25)_8$  को डेसीमल में परिवर्तित कीजिए।

$$\text{हल—} (N) = 4 \times 8^2 + 7 \times 8^1 + 5 \times 8^0 + 2 \times 8^{-1} + 5 \times 8^{-2}$$

$$N = 256 + 56 + 5 + 0.25 + 0.078125$$

$$N = (317.32813)_{10}$$

उदाहरण 10.  $(9B2.1A)_H$  को डेसीमल में परिवर्तित कीजिए।

$$\text{हल—} N = 9 \times 16^2 + B(11) \times 16^1 + 2 \times 16^0 + 1 \times 16^{-1} + A(10) \times 16^{-2}$$

$$N = 2304 + 176 + 2 + 0.0625 + 0.039$$

$$N = (2482.1)_{10}$$

उदाहरण 11. दिए गए बाइनरी नम्बर को डेसीमल, हेक्साडेसीमल तथा ऑक्टल में परिवर्तित कीजिए—

$$(i) (101101)_2$$

$$(ii) (11011011)_2$$

हल—(i) डेसीमल कनवर्जन

$$= 1 \times 2^5 + 0 \times 2^4 + 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0$$

$$= 32 + 8 + 4 + 1 = (45)_{10}$$

हेक्साडेसीमल कनवर्जन

ऑक्टस कनवर्जन =

$$= \frac{10}{2} \quad \frac{1101}{D} \\ \underline{0010 \quad 1101} \\ \underline{\quad \quad \quad D}$$

$$\frac{101}{5} \quad \frac{101}{5} = (55)_8$$

$$(ii) डेसीमल कनवर्जन = 1 \times 2^7 + 1 \times 2^6 + 0 \times 2^5 + 1 \times 2^4 + 1 \times 2^3 + 0 \times 2^2 + 1 \times 2^1 + 1 \times 2^0$$

$$= 219$$

### डिजिटल हार्डवेरीनिक्स

### डिजिटल इलेक्ट्रॉनिक्स

$$\text{हेक्सा कनवर्जन} = \frac{110111011}{D \quad B}$$

$$\underline{011 \quad 011 \quad 011} \\ \underline{\quad \quad \quad 3 \quad 3 \quad 3} \\ \text{ऑक्टल कनवर्जन} = (333)_8$$

उदाहरण 12. हेक्स संख्या  $(2AC5)_H$  को डेसीमल, ऑक्टल तथा बाइनरी में परिवर्तित करना।

$$\text{हल—हेक्स से डेसीमल } (2AC5)_{16} = 2 \times 16^3 + 10 \times 16^2 + 12 \times 16^1 + 5 \times 16^0 \\ = (10949)_{10}$$

$$\text{हेक्स से बाइनरी } (2AC5)_{16} = (0010101011000101)_2$$

हेक्स से ऑक्टल—हेक्स से ऑक्टल के लिए सर्वप्रथम हेक्स संख्या को बाइनरी में परिवर्तित कर प्राप्त बाइनरी संख्या से ऑक्टल संख्या प्राप्त करते हैं।

$$\frac{0 \quad 0 \quad 0 \quad 1 \quad 0 \quad 1 \quad 0 \quad 1 \quad 0 \quad 1 \quad 0 \quad 0 \quad 0 \quad 1 \quad 0 \quad 1}{0 \quad 2 \quad 5 \quad 3 \quad 0 \quad 5}$$

$$(2AC5)_{16} = (025305)_8$$

$$(2AC5)_{16} = (25305)_8$$

उदाहरण 13. दी गई डेसीमल संख्याओं को BCD में परिवर्तित कीजिए—

$$(a) 35 \quad (b) 174 \quad (c) 2479$$

हल—

$$(a) \begin{array}{ccccc} \text{Decimal} & 3 & & 5 & \\ & \downarrow & & \downarrow & \\ \text{BCD} & 0011 & 0101 & & \end{array}$$

$$(b) \begin{array}{ccccc} \text{Decimal} & 1 & 7 & & 4 \\ & \downarrow & \downarrow & & \downarrow \\ \text{BCD} & 0001 & 0111 & 0100 & \end{array}$$

$$(c) \begin{array}{ccccc} \text{Decimal} & 2 & 4 & 7 & 9 \\ & \downarrow & \downarrow & \downarrow & \downarrow \\ \text{BCD} & 0010 & 0100 & 0111 & 1001 \end{array}$$

उदाहरण 14. निम्न को BCD नियमानुसार जोड़िए—

$$(a) (57)_{10} \text{ तथा } (26)_{10}$$

$$(b) (83)_{10} \text{ तथा } (34)_{10}$$

$$(c) (569)_{10} \text{ तथा } (687)_{10}$$

$$\begin{array}{r}
 \text{Decimal} \quad \text{BCD} \\
 57 \quad 0101 \ 0111 \\
 + 26 \quad 0010 \ 0110 \\
 \hline
 \text{Carry} \rightarrow \boxed{1} \\
 \text{Sum} \rightarrow 83 \quad \boxed{0} \quad \boxed{0111 \ 1101} \leftarrow \text{Invalid BCD and Carry = 0} \\
 \text{Final carry} \quad \rightarrow \text{Valid BCD}
 \end{array}$$

हल—(a)

$$\begin{array}{r}
 0111 \quad 1101 \quad \text{Incorrect sum} \\
 + 0000 \quad 0110 \quad \text{We add 6 for correction} \\
 \hline
 \text{Carry} \quad \boxed{1111} \quad 1 \\
 \hline
 1000 \quad 0011 \quad \text{Correct result} \\
 8 \quad 3
 \end{array}$$

We have to add 6 to the sum to correct it.

Therefore,  $(57)_{10} + (26)_{10} = (83)_{10}$

Ans.

(b)

$$\begin{array}{r}
 \text{Decimal} \quad \text{BCD} \\
 (83)_{10} \quad 1000 \ 0011 \\
 + (34)_{10} \quad + 0011 \ 0100 \\
 \hline
 \text{Carry} \quad \boxed{1} \\
 (117)_{10} \quad \text{Sum: } \boxed{1011} \quad \boxed{0111} \quad \text{Sum > 9, Carry = 0} \\
 \text{Invalid BCD} \quad \text{Valid BCD} \quad \text{Hence, correction is required}
 \end{array}$$

Thus, we add 6 to the invalid BCD, for correction.

$$\begin{array}{r}
 1011 \quad 0111 \\
 + 0110 \quad 0000 \quad 6 \text{ is added only to the invalid BCD.} \\
 \hline
 \text{Carry} \quad \boxed{1} \\
 \downarrow \quad \boxed{0001} \quad \boxed{0111} \\
 \hline
 \boxed{0001} \quad \boxed{0001} \quad \boxed{0111} \quad \leftarrow \text{Correct BCD result.}
 \end{array}$$

Therefore,  $(83)_{10} + (34)_{10} = (117)_{10}$

Ans.

(c)

$$\begin{array}{r}
 569 \quad 0101 \quad 0110 \quad 1001 \\
 + 687 \quad 0110 \quad 1000 \quad 0111 \\
 \hline
 1256 \quad \boxed{1} \quad \boxed{1111} \quad \boxed{10000} \quad \text{Incorrect answer} \\
 \text{Invalid BCD} \quad \text{Invalid BCD} \quad \text{Valid BCD with carry 1}
 \end{array}$$

We add  $(0110)_2$  to only the invalid BCD numbers to get correct answer.

$$\begin{array}{r}
 1011 \quad 1111 \quad 0000 \quad \text{Incorrect sum} \\
 + 0110 \quad 0110 \quad 0110 \\
 \hline
 \boxed{1} \quad \boxed{1111} \quad \boxed{11} \\
 \downarrow \quad \boxed{0010} \quad \boxed{10100} \quad \boxed{0110} \\
 \hline
 0001 \quad 0010 \quad 0101 \quad 0110 \quad \text{Correct BCD answer}
 \end{array}$$

Therefore,  $(569)_{10} + (687)_{10} = (1256)_{10}$

'उदाहरण 15. निम्न का जोड़ Excess-3 कोड में ज्ञात कीजिए—

(a) 5 तथा 4

(b) 16 तथा 29

हल—(a)

$$\begin{array}{r}
 5 \quad 1 \ 0 \ 0 \ 0 \quad \text{Excess-3 for 5} \\
 + 4 \quad + 0 \ 1 \ 1 \ 1 \quad \text{Excess-3 for 4} \\
 \hline
 9 \quad 1 \ 1 \ 1 \ 1 \quad \text{No carry} \\
 \hline
 0 \ 0 \ 1 \ 1 \quad \text{subtract 3} \\
 \hline
 1 \ 1 \ 0 \ 0 \quad \text{Excess-3 for 9}
 \end{array}$$

(b)

$$\begin{array}{r}
 16 \quad 0 \ 1 \ 0 \ 0 \quad 1 \ 0 \ 0 \ 1 \quad \text{Excess-3 for 16} \\
 + 29 \quad + 0 \ 1 \ 0 \ 1 \quad 1 \ 1 \ 0 \ 0 \quad \text{Excess-3 for 29} \\
 \hline
 45 \quad 1 \ 0 \ 0 \ 1 \quad 1 \ 0 \ 1 \ 0 \ 1 \quad \text{Propagate carry} \\
 \hline
 1 \quad \downarrow \quad 1 \ 0 \ 1 \ 0 \quad 0 \ 1 \ 0 \ 1 \\
 \hline
 1 \ 0 \ 1 \ 0 \quad + \quad 0 \ 0 \ 1 \ 1 \\
 \hline
 1 \ 0 \ 1 \ 0 \quad 1 \ 0 \ 0 \ 0 \\
 \hline
 - 0 \ 0 \ 1 \ 1 \quad \text{Subtract 3 to correct 1010}
 \end{array}$$

'उदाहरण 16. परिवर्तित कीजिए—

1.  $(10111011)_2 = (?)_{16} = (?)_8$

2.  $(01010101)_2 = (?)_{\text{Gray}} = (?)_{10}$

(UPBTE 2016)

हल—1. (a)  $(10111011)_2 = (?)_{16} = (?)_8$ 

$$\begin{array}{r}
 10111011 \\
 \hline
 B \quad B
 \end{array}$$

$(10111011)_2 = (BB)_{16}$

(b)  $\begin{array}{r} 01010101 \\ \hline 2 \quad 7 \quad 3 \end{array}$

Ans.

$$(010111011)_2 = (273)_8$$

$$2. (a) (01010101)_2 = (?)_{Gray}$$

$$\begin{array}{ccccccccc} 0 & 1 & 0 & 1 & 0 & 1 & 0 & 1 \\ \downarrow & \downarrow \\ 0 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \end{array}$$

$$(01010101)_2 = (01111111)_{Gray}$$

$$(b) (01010101)_2 = (?)_{10}$$

$$\Rightarrow (0 \times 2^7) + (1 \times 2^6) + (0 \times 2^5) + (1 \times 2^4) + (0 \times 2^3) + (1 \times 2^2) + (0 \times 2^1) + (1 \times 2^0)$$

$$\Rightarrow 0 + 64 + 0 + 16 + 0 + 4 + 0 + 1$$

$$\Rightarrow 85$$

$$(01010101)_2 = (85)_{10}$$

### डिजिटल इलेक्ट्रॉनिक्स

Ans.

### डिजिटल इलेक्ट्रॉनिक्स

$$15. (1537)_{10} \text{ और } (4BD)_{16} \text{ को बाइनरी में बदलिये}$$

$$16. (11011)_2 \text{ को डेसिमल तथा ऑक्टल में बदलिये।}$$

$$17. (1384)_{10} \text{ और } (5CE)_{16} \text{ को बाइनरी में बदलिये।}$$

18. निम्न को बदलिये—

$$(a) (247)_{10} \text{ से ऑक्टल}$$

$$(c) (3287.5100098)_{10} \text{ से ऑक्टल}$$

$$(e) (675.625)_{10} \text{ से हेक्साडेसिमल}$$

$$(b) (0.6875)_{10} \text{ से ऑक्टल}$$

$$(d) (95.5)_{10} \text{ से हेक्साडेसिमल}$$

19. निम्नलिखित को बदलिये—

$$(a) (11011011)_2 = (?)_8$$

$$(c) (479)_{10} = (?)_{16}$$

$$(b) (5697)_{10} = (?)_2$$

$$(d) (10111011)_2 = (?)_{10}$$

20. बाइनरी संख्या को डेसिमल में परिवर्तित करने की विधि का वर्णन कीजिए।

21. डेसिमल संख्या को बाइनरी में परिवर्तित करने की विधि का वर्णन कीजिए।

22. ऑक्टल नम्बर सिस्टम को समझाइए।

## प्रश्नावली (Exercise)

1. डिजिटल इलेक्ट्रॉनिक्स को संक्षेप में समझाइये।

2. एनलॉग तथा डिजिट सिस्टम से क्या समझते हैं? उनका तुलनात्मक चार्ट बनाइये।

(UPBTE 2013, 14, 16)

3. एनलॉग तथा डिजिट सिस्टम की व्याख्या कीजिए।

4. डिजिटल सिस्टम के लाभ तथा उदाहरण लिखिए।

5. एनलॉग तथा डिजिट सिस्टम का तुलनात्मक चार्ट बनाइये।

6. विभिन्न नम्बर सिस्टम क्या है? संक्षेप में समझाइये।

7. डेसिमल नम्बर सिस्टम से क्या समझते हैं?

8. बाइनरी नम्बर सिस्टम की व्याख्या कीजिए।

9. दिए गए नम्बरों को बदलिये—

$$(a) (1101011)_2 = (?)_{16}$$

$$(b) (357)_{10} = (?)_{10}$$

$$(c) (1359)_{10} = (?)_8$$

10. निम्न हेक्साडेसिमल संख्याओं को बाइनरी में बदलिये—

$$(a) (A14)_{16}$$

$$(b) (5C8)_{16}$$

11. निम्न डेसिमल संख्याओं को ऑक्टल में बदलिये—

$$(a) (247)_{10}$$

$$(b) (0.6874)_{10}$$

$$(c) (3287.5198)_{10}$$

12. बाइनरी संख्या  $(101101)_2$  को डेसिमल में बदलिए—

13. दी हूँ डेसिमल संख्या को बाइनरी में बदलिये—

$$(a) 46$$

$$(b) 109$$

$$(c) 121$$

$$(d) 17$$

$$(e) 135$$

14. निम्न को हल कीजिए—

$$(a) (1011011 - 1101)_2 = (?)_{10} = (?)_{10} = (?)_8 = (?)_{16}$$

$$(b) (3287)_{10} = (?)_8$$

$$(c) (200)_{10} = (?)_2$$

(UPBTE 2012)

(UPBTE 2012)

(UPBTE 2011)

(UPBTE 2010)

## उत्तर (Answers)


1. (c), 2. (b), 3. (c), 4. (c), 5. (d), 6. (b), 7. (b), 8. (b)

## अध्याय 2

# लॉजिक गेट्स (Logic Gates)

### 2.1 परिचय (Introduction)

- लॉजिक गेट्स एक प्रकार का डिवाइस हैं जो डिजिटल सर्किट्स में प्रयोग किया जाता है।
- AND, OR, NOT बेसिक लॉजिक गेट्स हैं। इसके साथ ही NOR, NAND, EX-OR भी लॉजिक गेट्स हैं।




### 2.2 AND गेट (AND Gate)

- AND गेट एक प्रकार का लॉजिकल ऑपरेटर है जो गुणा को दर्शाता है। यह दो वैरियेबल (variable) के बीच में छोट (dot) संग्राहक प्रदर्शित किया जाता है।

$$A \text{ AND } B = A \cdot B \rightarrow \text{Logical Multiplication}$$

- यदि लॉजिक सर्किट में A को B से गुणा करना है तो उसे A.B या A AND B से दर्शते हैं।
- AND गेट में दो या उससे अधिक इनपुट होते हैं तथा केवल एक आउटपुट होता है।

#### Symbol of AND Gate



#### लॉजिक गेट्स


#### Boolean Equation

$$Y = A \cdot B$$

#### Truth Table

Input		Output
A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

#### AND गेट का विद्युत त्रुत्यांक



- सत्य तालिका से स्पष्ट है कि हमें आउटपुट तभी High मिलेगा जब सभी इनपुट High हों तथा आउटपुट तब Low होगा जब कम से कम एक इनपुट Low हो।

### 2.3 OR गेट (OR Gate)

- OR गेट एक प्रलाप का लॉजिकल ऑपरेटर है जो जोड़ (addition) को दर्शाता है। यह दो वैरियेबल के बीच में '+' चिह्न लगाकर घटार्शित किया जाता है।

$$(A \text{ OR } B) = (A + B) \rightarrow \text{Logical Addition}$$

- यदि लॉजिक सर्किट में A को B से जोड़ना है तो उसे (A + B) या (A OR B) से दर्शते हैं।
- OR गेट में दो या दो से अधिक इनपुट होते हैं तथा केवल एक आउटपुट होता है।

#### Symbol of OR Gate



#### Boolean Equations

$$Y = A + B$$

**Truth Table**

लॉजिक गेट्स		
Input	Output	
A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1

**OR गेट का विद्युत त्रूपांक**

- सत्य तालिका से स्पष्ट है कि हमें आउटपुट तभी High प्राप्त होगा जब कम से कम एक इनपुट या दोनों इनपुट High हों तथा आउटपुट तब Low प्राप्त होगा जब दोनों इनपुट Low हों।




Fig : 2.5 OR गेट का विद्युत त्रूपांक

**2.4 NOT गेट (NOT Gate)**

- NOT गेट या इनवर्टर एक लॉजिक गेट है जिसमें एक इनपुट तथा एक आउटपुट होता है।
- NOT गेट के अंदरसन को बार (—) द्वारा दर्शाया जाता है तथा NOT गेट कॉम्प्लीमेन्ट (complement) आउटपुट देता है।
- यदि कोई बैरियेल  $A$  है तो इसके कॉम्प्लीमेन्ट को  $\bar{A}$  से दर्शाते हैं।

$$\bar{A} = \text{NOT } A$$

- NOT गेट को इनवर्टर (inverter) भी कहा जाता है।


**Symbol of NOT Gate**

Fig : 2.6 NOT गेट

**Boolean Equation**

$$Y = \bar{A}$$

**डिजिटल इलेक्ट्रॉनिक्स****लॉजिक गेट्स****Truth Table**

Input (A)	Output (Y)
0	1
1	0

**NOT गेट का विद्युत त्रूपांक**

- NOT गेट के प्रतीक में बबल (bubble) का चिह्न इनवर्जन (inversion) तथा निम्न एम्पलीफायर को प्रदर्शित करता है।




Fig : 2.7 विद्युत त्रूपांक

**2.5 NAND गेट (NAND Gate)**

- AND गेट को NOT के साथ कास्केड (cascade) करने पर हम NAND गेट प्राप्त होता है अर्थात् जब एक AND गेट को NOT के साथ कास्केड किया जाता है तो परिणामी गेट NAND गेट कहलाता है।
- इस प्रकार स्पष्ट है कि NAND गेट AND गेट तथा NOT गेट का कार्यान्वयन है।
- नीचे चित्र में दो इनपुट NAND गेट के संकेत तथा उसकी सत्य तालिका को दर्शाया गया है।




Fig : 2.8 Two Input NAND Gate

Fig : 2.9 Equivalent Circuit

**Truth Table**

लॉजिक गेट्स		
Input	Output	
A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

- आउटपुट के बबल तभी शून्य प्राप्त होगा जब सभी के सभी इनपुट "1" हों। अन्य सभी स्थितियों में आउटपुट सर्वेव High ("1") प्राप्त होगा।

**Boolean Equations**

- NAND गेट के त्रिपथ वृत्तियन इकावेशन

$$Y = \overline{A} \cdot \overline{B}$$

जहाँ A, B AND गेट को दर्शाता है तथा बार (Bar) NOT गेट को दर्शाता है।

- NAND गेट को यूनिवर्सल गेट (universal gate) भी कहते हैं, क्योंकि इसकी सहायता से सभी AND, OR वा NOT गेटों को बनाया जा सकता है।

## 2.6 NOR गेट (NOR Gate)

- OR गेट को NOT गेट के साथ कास्केड करने पर हमें NOR गेट प्राप्त होता है अर्थात् जब एक OR गेट को NOT गेट के साथ कास्केड किया जाता है तो पॉर्टिंग गेट NOR गेट कहलाता है।
- इस प्रकार स्पष्ट है कि NOR गेट OR गेट तथा NOT गेट का कॉम्बिनेशन है।
- चित्र में NOR गेट का संकेत तथा सत्य तालिका को दर्शाया गया है।

Symbol




Fig : 2.10 Two Input NOR Gate

Fig : 2.11 Equivalent Circuit

Truth Table

Input		Output
A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

- सत्य तालिका से स्पष्ट है कि NOR गेट का आउटपुट तभी High होगा जब सभी इनपुट Low होंगे। अन्य सभी स्थितियों में आउटपुट सदैव Low होगा।

Boolean Equations

- NOR गेट के लिए बूलियन समीकरण

$$Y = \overline{A+B}$$

यहाँ  $A+B$ , OR गेट को दर्शाता है तथा बार (Bar) NOT गेट को दर्शाता है।

- NAND गेट की तरह NOR गेट भी यूनिवर्सल गेट है जिसकी सहायता से AND, OR तथा NOT गेटों को बनाया जाता है।

## 2.7 Ex-OR गेट (Ex-OR Gate)

- Exclusive-OR गेट को Ex-OR गेट या X-OR गेट कहते हैं।
- Ex-OR गेट में दो या दो से अधिक इनपुट होते हैं तथा एक आउटपुट होता है।
- नीचे चित्र में Ex-OR गेट के संकेत तथा सत्य तालिका को दर्शाया गया है।

Symbol



Fig : 2.12 EX-OR गेट

Truth Table

Input		Output
A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

Boolean Equations

$$Y = A \oplus B$$

$$Y = A \bar{B} + \bar{A} B$$

$$Y = A \oplus B = \bar{A} \bar{B} + \bar{A} B$$

- सत्य तालिका से स्पष्ट है कि Ex-OR गेट में जब दोनों इनपुट एकसमान होंगे तो आउटपुट सदैव Low प्राप्त होगा। अन्य सभी स्थितियों में आउटपुट High प्राप्त होगा।
- Ex-OR गेट का उपयोग दो डिजिटल सिग्नल को तुलना करने के लिए किया जाता है।

## 2.8 यूनिवर्सल गेट (Universal Gate)

(UPBTE 2015)

- NAND तथा NOR गेट को यूनिवर्सल गेट कहते हैं, क्योंकि इनकी सहायता से AND, OR, NOT सभी प्रकार के गेटों का निर्माण किया जा सकता है।

### 2.8.1 NAND गेट की सहायता से विभिन्न गेटों का निर्माण

- (a) NAND गेट से AND गेट

$$\text{AND gate} : Y = A \cdot B$$

$$\text{OR gate using NAND} : Y = \overline{A \cdot \overline{B}}$$

- (b) NAND की सहायता से OR गेट

- (c) OR गेट के लिए

$$Y = A + B$$

- OR गेट के लिए





Fig : 2.13

$$Y = \overline{A + B} = \overline{\overline{A} \cdot \overline{B}} = A + B$$

## डिजिटल इलैक्ट्रॉनिक्स



(c) NAND गेट की सहायता से NOT गेट

\* इनपुट  $A = B = A$ \* आउटपुट  $Y = \overline{A} \cdot \overline{B} = \overline{A} \cdot A$ 

$$Y = \overline{A}$$

(d) NAND गेट की सहायता से NOR गेट

\* NOR गेट के लिए  $Y = \overline{A + B} = \overline{A} \cdot \overline{B}$ 

\* RHS पर डबल इनवर्जन लेने पर

$$Y = \overline{\overline{A} \cdot \overline{B}} = \overline{A + B}$$

(e) NAND गेट की सहायता से Ex-OR

\* Ex-OR गेट के लिए

$$Y = A \oplus B$$

$$= \overline{A} \cdot \overline{B} + A \cdot \overline{B}$$

\* RHS पर डबल इनवर्जन लेने पर

$$Y = \overline{\overline{A} \cdot \overline{B}} + \overline{A} \cdot \overline{B}$$

\* माना  $X = AB$  तथा  $Z = A\overline{B}$ 

$$Y = \overline{X} + Z$$

\* डिमोग्न प्रयोग से  $\overline{X} + Z = \overline{X} \cdot \overline{Z}$ 

$$Y = \overline{\overline{X} \cdot \overline{Z}} = (\overline{A} \cdot \overline{B}) \cdot (\overline{A} \cdot \overline{B})$$

## 2.8.2 NOR गेट की सहायता से विभिन्न गेटों का निर्माण


(a) NOR गेट की सहायता से AND गेट

(UPBTE 2013)

\* AND गेट के लिए  $Y = A \cdot B$ 

\* RHS पर डबल इनवर्जन लेने पर

$$Y = \overline{A} \cdot \overline{B} = \overline{A + B}$$

NOR gate using only NOR gates  
पित्र : 2.16

(b) NOR गेट की सहायता से OR गेट

(UPBTE 2013)

\* OR गेट के लिए

$$Y = A + B$$

\* RHS पर डबल इनवर्जन लेने पर



$$Y = \overline{A + B}$$

$$Y = A + B = \overline{\overline{A} + \overline{B}}$$

(c) NOR गेट की सहायता से NOT गेट

\* इनपुट  $A = B = A$ \* आउटपुट  $Y = \overline{A + B} = \overline{A + A}$ 

$$Y = \overline{A}$$



(d) NOR गेट की सहायता से NAND गेट


\* NAND गेट के लिए

$$Y = \overline{A \cdot B}$$

$$= \overline{A} + \overline{B}$$

\* डबल इनवर्जन लेने पर

$$Y = \overline{\overline{A} + \overline{B}} = \overline{A \cdot B}$$



(e) NOR गेट की सहायता से Ex-OR गेट

\* Ex-OR गेट के लिए

$$Y = \overline{A}B + A\overline{B}$$

\* माना  $X = \overline{A}B$ ,  $Z = A\overline{B}$ 



$$Y = X + Z$$

\* डबल इनवर्जन लेने पर

$$Y = \overline{\overline{X} + \overline{Z}} = \overline{\overline{X} \cdot \overline{Z}}$$

$$= (\overline{A} \cdot \overline{B})(\overline{A} \cdot \overline{B})$$

$$= (\overline{A}B + A\overline{B})$$



## 2.9 बूलियन नियम (Boolean Law)

बूलियन प्रणाली के प्रमुख नियम हैं—

1. क्रम विनियोग नियम (Commutative Law)
2. साहचर्य नियम (Associative Law)
3. वितरण नियम (Distributive Law)
4. AND नियम (AND Law)
5. OR नियम (OR Law)
6. इनवर्जन नियम (Inversion Law)


### 2.9.1 क्रम-विनियोग नियम (Commutative Law)

कोई बाइनरी ऑपरेशन जो दिए गए समीकरण को सेटिस्फाई (Satisfy) करता है, क्रमविनियोग नियम कहलाता है।

$$1 \rightarrow A \cdot B = B \cdot A$$

$$2 \rightarrow A + B = B + A$$

इस प्रकार हम कह सकते हैं कि क्रम-विनियोग नियम में दिए गए वैरियेबल का क्रम बदलने पर लॉजिक गेट के आउटपुट पर कोई प्रभाव नहीं पड़ता है।



इस प्रकार हम कह सकते हैं कि लॉजिकल चर राशियाँ किसी भी क्रम में हों, परिणाम सदैव समान होता है।


### 2.9.2 साहचर्य नियम (Associative Law)

कोई बाइनरी ऑपरेशन जो दिए गए शून्य (Expression) को संतुष्ट करता है साहचर्य नियम कहलाता है।

$$1 \rightarrow (A \cdot B) \cdot C = A \cdot (B \cdot C)$$

$$2 \rightarrow (A + B) + C = A + (B + C)$$

इस प्रकार हम कह सकते हैं कि साहचर्य नियम में दिए गए वैरियेबल किसी भी प्रकार से संयोजित किए जाएं आउटपुट पर कोई प्रभाव नहीं पड़ता है।




### लॉजिक गेट्स

\* इससे सिद्ध होता है कि लॉजिकल चर राशियाँ किसी भी प्रकार संयोजित हों, परिणाम सदैव समान होता है।

### 2.9.3 वितरण नियम (Distributive Law)

\* सामान्य बोजांगित को भाँति लॉजिक व्यंजकों को किसी पद से गुणा कर बढ़ावा जाना वितरण का नियम कहलाता है।

उदाहरण -



प्रिय : 2.25

\* इस प्रकार वितरण का नियम प्रयुक्त कर व्यंजकों को लॉजिक परिपथों में बदला जा सकता है।

### 2.9.4 AND नियम (AND Law)

\* AND नियम में AND ऑपरेशन का प्रयोग किया जाता है, अतः इस नियम को AND नियम कहते हैं।


\* बूलियन बोजांगित पर आधारित AND के कुछ प्रमुख नियम इस प्रकार हैं—

$$1 \rightarrow A \cdot 0 = 0$$

$$2 \rightarrow A \cdot 1 = A$$

$$3 \rightarrow A \cdot A = A$$

$$4 \rightarrow A \cdot \bar{A} = 0$$



\* नियम  $A \cdot \bar{A} = 0$  प्रदर्शित करता है कि यदि इनपुट (A) लॉजिक 1 है तो  $\bar{A}$  शून्य होगा जिससे आउटपुट शून्य होगा।

\* इस प्रकार नियम को पुष्ट होती है।

### 2.9.5 OR नियम (OR law)

\* OR नियम OR ऑपरेशन का प्रयोग करता है। अतः इस नियम को OR नियम कहते हैं।

\* बूलियन बोजांगित पर आधारित OR के कुछ प्रमुख नियम इस प्रकार हैं—


$$1 \rightarrow A + 0 = A$$

$$2 \rightarrow A + 1 = 1$$

$$3 \rightarrow A + A = A$$

$$4 \rightarrow A + \bar{A} = 1$$

\* नियम  $(A + \bar{A} = 1)$  प्रदर्शित करता है कि यदि इनपुट (A) लॉजिक 1 है तो  $\bar{A}$  शून्य होगा तथा  $A + \bar{A} = '1'$  होगा।




इस प्रकार चित्र द्वारा इस नियम की पुष्टि होती है।

#### 2.9.6 इन्वर्जन नियम (Inversion Law)

- Inversion Law "NOT" ऑपरेशन का प्रयोग करता है। नियम से आशय है कि यदि किसी वैरियेबल का डबल इन्वर्जन किया जाए तो हमें मूल वैरियेबल प्राप्त होगा।

$$\bar{\bar{A}} = A$$

- यदि  $A = 0$  तो  $\bar{A} = 1$  तथा  $\bar{\bar{A}} = 0$ , अतः आउटपुट  $Y = A$ .



इस प्रकार चित्र द्वारा इस नियम की पुष्टि होती है।

#### 2.9.7. बूलियन नियम का सारांश

SN of	Name of Law	Equation
1.	Commutative law	$A \cdot B = B \cdot A$ $A + B = B + A$
2.	Associative Law	$(A \cdot B) \cdot C = A \cdot (B \cdot C)$ $(A + B) + C = A + (B + C)$
3.	Distributive Law	$A \cdot (B + C) = AB + AC$
4.	AND Laws	$A \cdot 0 = 0$ $A \cdot 1 = A$ $A \cdot A = A$ $A \cdot \bar{A} = 0$
5.	OR Laws	$A + 0 = A$ $A + 1 = 1$ $A + A = A$ $A + \bar{A} = 1$
6.	Inversion Law	$\bar{\bar{A}} = A$

#### लॉजिक गेट्स

7.	Other Important Laws	$A + BC = (A + B)(A + C)$ $\bar{A} + AB = \bar{A} + B$ $\bar{A} + A\bar{B} = \bar{A} + B$ $A + AB = A$ $A + \bar{A}B = A + B$
----	----------------------	---

#### 2.10. डि-मॉर्गन प्रमेय (De-Morgan's Theorem)


- डि-मॉर्गन द्वारा दो प्रमेय लागू किए गए थे जिनका प्रयोग बूलियन व्यंजकों को उनके तुल्यांक व्यंजकों में परिवर्तित करने में होता है।

#### प्रमेय-1—

$$\bar{AB} = \bar{A} + \bar{B}$$

NAND = Bubbled OR


- इस प्रमेय के अनुसार किसी गुणकफल का कॉम्प्लीमेन्ट, राशियों के अलग-अलग कॉम्प्लीमेन्ट के योग के बराबर होता है।
- दिए गए समीकरण को चित्र में NAND तथा (NOT-OR) गेटों द्वारा प्रदर्शित किया गया है।



#### प्रमेय-2—

$$\bar{A} + \bar{B} = \bar{A} \cdot \bar{B}$$

- इस प्रमेय के अनुसार किसी योग (Sum) का कॉम्प्लीमेन्ट, उनमें प्रयुक्त राशियों के अलग-अलग कॉम्प्लीमेन्ट के गुणकफल के बराबर होता है।
- दिए गए समीकरण को चित्र में NOR तथा NOT-AND (Bubbled-AND) द्वारा प्रदर्शित किया गया है।



#### 2.11. द्वालिटी प्रमेय (Duality Theorem)

- इस प्रमेय द्वारा किसी बूलियन सम्बन्ध को दूसरे बूलियन सम्बन्ध में परिवर्तित करना संभव है।

द्वालिटी प्रमेय की निम्न विधियाँ हैं—

- प्रत्येक AND ऑपरेशन को OR ऑपरेशन में बदलिये।
- प्रत्येक OR ऑपरेशन को AND ऑपरेशन में बदलिये।
- व्यंजक के 0s तथा 1s को कॉम्प्लीमेन्ट कीजिए।

उदाहरण—दिए गए वाइनरी फंक्शन का डुअल (Dual) ज्ञात कीजिए।

- (a)  $A + AB = A$   
 (b)  $A + \bar{A}B = A + B$   
 (c)  $A + \bar{A} = 1$   
 (d)  $(A + B)(A + C) = A + BC$

हल—(a) सर्वप्रथम सभी (+) को (.) से तथा सभी (.) को (+) से रिप्लेस करने पर

$$A \cdot (A + B) = A$$

इसी प्रकार

	Logical Expression	Type of expression
(b)	$A + \bar{A}B = A + B$	$A \cdot (\bar{A} + B) = A \cdot B$
(c)	$A + \bar{A} = 1$	$A \cdot \bar{A} = 0$
(d)	$(A + B)(A + C) = A + BC$	$AB + AC = A(B + C)$


## 2.12 लॉजिक फंक्शन को सरल करने की विधि (Representation for Logical Functions)

किसी लॉजिक फंक्शन को सरल करने की दो विधियाँ हैं—

1. Sum-of-Product (SOP)
2. Product-of-Sum (POS)


### Sum-of-Product (SOP)

SOP में व्यंजक को बूलियन नियमों द्वारा वैरियेबल के गुणकत के योग के रूप में दर्शाया जाता है।



### Product of Sum (POS)

POS में व्यंजक को बूलियन नियमों द्वारा वैरियेबल के गुणक के रूप में दर्शाते हैं।



### 2.12.1 स्टैंडर्ड तथा नॉन-स्टैंडर्ड SOP, POS फंक्शन

(Standard and Non-standard SOP, POS Function)

	Logical Expression	Type of expression
1.	$Y = AB + \bar{A}C + ABC$	Non-standard SOP
2.	$Y = AB + \bar{A}B + \bar{A}\bar{B}$	Standard SOP

3.	$Y = (\bar{A} + B)(A + B)(A + \bar{B})$	Standard POS
4.	$Y = (A + B)(\bar{A} + \bar{B} + C)$	Non-standard POS

उदाहरण—दिए गए व्यंजकों को उनके स्टैंडर्ड SOP या POS फार्म में बदलें—

$$(a) Y = AB + AC + BC$$

$$(b) Y = (A + B)(\bar{B} + C)$$

$$(c) Y = (A + B)(A + C)(B + \bar{C})$$

$$\text{हल—}(a) \quad Y = AB + AC + BC$$

$$Y = AB(C + \bar{C}) + AC(B + \bar{B}) + BC(A + \bar{A})$$

$$= ABC + AB\bar{C} + ACB + AC\bar{B} + BCA + BC\bar{A}$$

$$= \underline{ABC + ACB + BCA} + \underline{AC\bar{B} + AC\bar{C} + AC\bar{B}} + \underline{BC\bar{A}}$$


$$Y = \underline{ABC + AC\bar{C} + AC\bar{B}} + \underline{\bar{ABC}} \quad (\because A + A = A) \text{ Ans.}$$

$$(b) \quad Y = (A + B)(\bar{B} + C) = (A + B + C\bar{C})(\bar{B} + C + A\bar{A})$$

$$A + BC = (A + B)(A + C)$$

$$Y = (A + B + C)(A + B + \bar{C})(\bar{B} + C + A)(\bar{B} + C + \bar{A})$$


(c) (i) First, let us find the missing literal for each term as under :



(ii) Secondly, we OR each term with (Missing literal or its complement).

Therefore, we have

$$Y = (A + B + C\bar{C})(A + C + B\bar{B})(B + \bar{C} + A\bar{A})$$



(iii) Lastly, we simplify the expression to get standard POS as under :

$$Y = (A + B + C\bar{C})(A + C + B\bar{B})(B + \bar{C} + A\bar{A})$$

$$\text{But } A + BC = (A + B)(A + C)$$

$$\text{Therefore, } Y = (A + B + C)(A + B + \bar{C})(A + C + B)(A + C + \bar{B})(B + \bar{C} + A)(B + \bar{C} + \bar{A})$$

$$\text{But } A \cdot A = A$$

$$\text{Therefore, } (A + B + C)(A + C + B) = (A + B + C)$$

and  


$$\therefore Y = \frac{(A+B+\bar{C})(B+\bar{C}+A)}{(A+B+C)(A+B+\bar{C})(A+\bar{B}+C)(\bar{A}+B+\bar{C})}$$

Each term consists of all the literals. Hence, this is the standard POS form.


### 2.12.2 Minterm तथा Maxterm

Minterm : स्टैण्डर्ड SOP फंक्शन का प्रत्येक इन्डिविजुअल टर्म (term) Minterm कहलाता है।

Standard SOP form  $Y = ABC + A\bar{B}C + \bar{A}BC + \bar{A}\bar{B}C$



Standard POS form  $Y = (A+B) \cdot (\bar{A}+B) \cdot (\bar{A}+\bar{B}) \cdot (\bar{A}+\bar{B}+C)$



विषय : 2.31 Concept of maxterm and minterm.

Maxterm : स्टैण्डर्ड POS फंक्शन का प्रत्येक इन्डिविजुअल टर्म (term) Maxterm कहलाता है।

Table - Minterms and Maxterms for three variables

Variable values			Minterms				Maxterms			
A	B	C	$m_0$	$m_1$	$m_2$	$m_3$	$M_0$	$M_1$	$M_2$	$M_3$
0	0	0	$ABC = m_0$				$A+B+C = M_0$			
0	0	1		$\bar{A}\bar{B}C = m_1$			$A+\bar{B}+C = M_1$			
0	1	0		$\bar{A}B\bar{C} = m_2$			$A+\bar{B}+\bar{C} = M_2$			
0	1	1		$\bar{A}BC = m_3$			$A+\bar{B}+C = M_3$			
1	0	0		$\bar{A}\bar{B}\bar{C} = m_4$			$\bar{A}+\bar{B}+\bar{C} = M_4$			
1	0	1		$\bar{A}\bar{B}C = m_5$			$\bar{A}+\bar{B}+C = M_5$			
1	1	0		$\bar{A}B\bar{C} = m_6$			$\bar{A}+\bar{B}+\bar{C} = M_6$			
1	1	1		$\bar{A}BC = m_7$			$\bar{A}+\bar{B}+C = M_7$			

उदाहरण—दो वैरियेबल के लिए Minterm तथा Maxterm लिखिए।

हल—दो वैरियेबल के लिए Minterm तथा Maxterm


	A	B	m <sub>i</sub>	M <sub>i</sub>
1.	0	0	$m_0 = \bar{A}\bar{B}$	$M_0 = A+B$
2.	0	1	$m_1 = \bar{A}B$	$M_1 = A+\bar{B}$
3.	1	0	$m_2 = A\bar{B}$	$M_2 = \bar{A}+B$
4.	1	1	$m_3 = AB$	$M_3 = \bar{A}+\bar{B}$

### 2.13 कार्नॉफ मैप (Karnaugh Map)

- \* कार्नॉफ मैप (K-map) बूलियन समीकरण के हल करने का एक ग्राफिकल मैथड है।
- K-map 2 वैरियेबल, 3 वैरियेबल, 4 वैरियेबल तथा 6 वैरियेबल के होते हैं।
- n- वैरियेबल K-map के लिए  $2^n$  व्हॉट्क बनाए जाते हैं जिसकी सहायता से बूलियन फंक्शन को सरल किया जाता है।
- इस प्रकार 2 वैरियेबल के लिए 4 व्हॉट्क, 3 वैरियेबल के लिए 8 व्हॉट्क तथा 4 वैरियेबल के लिए 16 व्हॉट्क K-map विधि से सरल करने के लिए बनाए जाते हैं।

#### 2.13.1 2-वैरियेबल के लिए K-map

माना दो वैरियेबल A तथा B हैं जिनके लिए कोष्ठकों की संख्या  $2^2 = 4$  होगी।




विषय : 2.32 Structure of 3-variable K-map

- \* दो वैरियेबल के लिए कोष्ठकों को ऊपर तित्र में दर्शाया गया है।

#### 2.13.2 3-वैरियेबल K-map

- \* माना A, B तथा C तीन वैरियेबल हैं जिनके लिए कोष्ठकों की संख्या  $2^3 = 8$  होगी।




विषय : 2.33 Structure of 3-variable K-map

- \* A, B तथा C की स्थिति को बदला जा सकता है।

#### 2.13.3 4- वैरियेबल K-map

- \* A, B, C तथा D चार वैरियेबल हैं जिनके लिए कोष्ठकों की संख्या 16 होगी।



विषय : 2.34 Structure of 4-variable K-map

- \* K-map द्वारा बूलियन फंक्शन को सरल करने के लिए K-map में "युप", व्हाड तथा अष्टक बनाए जाते हैं।

## (a) युम्प (Pairs)

- \* एक युम्प, एक वेरियेबल तथा उसके पूरक (complement) को तुप्त करता है।
- \* दिए गए K-map में युम्प को दर्शाया गया है।

	$BC$	$\bar{B}\bar{C}$	$\bar{B}C$	$BC$	$B\bar{C}$	pair
$A$	0	0	(1)	(1)	0	
$\bar{A}$	0	0	0	0	0	

- \* इस युम्प द्वारा बूलियन फंक्शन को लिखा जा सकता है—

$$Y = \bar{A}B$$

## (b) क्वाड (Quad)

- \* क्वाड (quad) दो वेरियेबल को तथा उनके पूरक को तुप्त (eliminate) करता है—

	$CD$	00	01	11	10	
$AB$	00	0	0	0	0	
	01	0	0	0	0	
	11	0	0	0	0	
	10	(1)	1	1	1	Quad

- \* दिए गए K-map में Quad को दर्शाया गया है जिसके लिए बूलियन फंक्शन को निम्न प्रकार से लिखा जा सकता है—

$$Y = A\bar{B}$$

## (c) अष्टक (Octet)

- \* अष्टक (octet) तीन चर राशियों तथा उनके पूरक को तुप्त (eliminate) करता है।


	$CD$	00	01	11	10	
$AB$	00	(1)	1	1	1	Octet
	01	1	1	1	1	
	11	0	0	0	0	
	10	0	0	0	0	

- \* दिए गए K-map में Octet को दर्शाया गया है जिसके लिए बूलियन फंक्शन को निम्न प्रकार से लिखा जा सकता है—

$$Y = \bar{A}$$

2.14 | K-मैप द्वारा बूलियन फंक्शन का सरलीकरण  
(Simplification of Boolean Function Using K-Map)

- \* चित्र में तीन चर राशियों के SOP व्यंजक के लिए K-map प्रदर्शित किया गया है।
- \* K-map चित्र में 1's आउटपुट के लिए तीन युम्प  $P, Q$  तथा  $R$  बनाये जा सकते हैं।



- \* युम्प  $P$  का आउटपुट

$$\begin{aligned} P &= AB\bar{C} + A\bar{B}\bar{C} \\ &= A\bar{C}(B + \bar{B}) \\ &= A\bar{C} \quad (B + \bar{B} = 1) \end{aligned}$$

- \* युम्प  $Q$  का आउटपुट

$$\begin{aligned} Q &= \bar{A}B\bar{C} + A\bar{B}\bar{C} \\ &= B\bar{C}(\bar{A} + A) \\ &= B\bar{C} \quad (\bar{A} + \bar{A} = 1) \end{aligned}$$

- \* युम्प  $R$  का आउटपुट

$$\begin{aligned} R &= AB\bar{C} + ABC \\ &= AB(\bar{C} + C) \\ &= AB \end{aligned}$$

- \* अतः बूलियन फंक्शन को निम्न प्रकार सरल रूप में लिखा जा सकता है—

$$Y = P + Q + R$$


$$Y = A\bar{C} + B\bar{C} + AB$$

- \* इस प्रकार ग्राप व्यंजक को लॉजिक गेट द्वारा भी प्रदर्शित किया जा सकता है।

उदाहरण 1—दिए गए बूलियन फंक्शन को K-map द्वारा सरल कीजिए।

$$Y = A\bar{B}C + \bar{A}B\bar{C} + \bar{A}\bar{B}C$$

हल :



① दिया गया फैक्शन SOP फॉर्म में है, अतः प्रत्येक पद स्टैण्डर्ड प्रोडक्ट "1" उत्पन्न करेगा।

②  $P$  के लिए आउटपुट =  $\bar{A}BC + \bar{A}\bar{B}C = \bar{A}B$

③  $Q$  के लिए आउटपुट =  $A\bar{B}C$

$$Y = \bar{A}B + A\bar{B}C$$

④ प्राप्त आउटपुट दिए गए फैक्शन का समतातम रूप है।


उदाहरण 2—दिए गए बूलियन फैक्शन को साल कीजिए।

$$Y = \bar{A}\bar{B}\bar{C} + A\bar{B}\bar{C} + ABC + A\bar{B}C$$

हल : फैक्शन को K-मैप में व्यवस्थित करने पर

⑤  $P$  के लिए आउटपुट =  $A\bar{B}C + ABC = AB$

⑥  $Q$  के लिए आउटपुट =  $\bar{A}\bar{B}\bar{C} + A\bar{B}C = B\bar{C}$



$$Y = AB + B'C$$


⑦ प्राप्त आउटपुट फैक्शन का समतातम रूप है।

उदाहरण 3—बूलियन विधियों द्वारा सिद्ध कीजिए—

$$\bar{A}B + B\bar{C} + \bar{B}\bar{C} = \bar{C} + \bar{A}B$$


हल :

$$\begin{aligned} \bar{A}B + B\bar{C} + \bar{B}\bar{C} &= \bar{A}B + \bar{C}(B + \bar{B}) \\ &= \bar{A}B + \bar{C} \\ &= \bar{C} + \bar{A}B \end{aligned} \quad [\because B + \bar{B} = 1]$$



⑧ प्राप्त फैक्शन का सार्वजनिक डायग्राम चित्र में दर्शाया गया है।

### 2.14.1 दिए गए K-map का आउटपुट लिखने का तरीका



विषय : 2.35 Some additional K-map grouping possibilities




Fig : 2.45 (b) : Realization with minimum number of gates

$$\text{Minimized expression : } Y = \overline{B}\overline{C}D + \overline{B}C\overline{D} + AC = \underbrace{B(\overline{C}D + C\overline{D})}_{\text{Ex-OR gate}} AC$$

Therefore,  $Y = \overline{B}(C \oplus D) + AC$

उदाहरण 10. K-map द्वारा दिए गए फंक्शन को सरल कीजिए।

$$Y = \Sigma m(4, 5, 8, 9, 11, 12, 13, 15)$$

हल—




Fig : 2.46 (a) : K-map simplification




Fig : 2.46 (b) : Realization using minimum number of gates

$$\text{Minimized expression : } Y = B\overline{C} + AD + A\overline{C} = \overline{C}(A + B) + AD$$

उदाहरण 11. सरलीकृत कीजिए—

$$f(A, B, C, D) = \Sigma m(0, 1, 8, 11)$$

हल—फंक्शन को K-Map में व्यवस्थित करने पर

	CD	$\overline{C}D$	$\overline{C}D$	CD	$C\overline{D}$	P
AB	1	1	0	0	1	
$\overline{A}B$	0	0	0	1	1	
AB	0	0	1	1	1	
$\overline{A}B$	0	1	1	1	1	
	8	9	10	11	11	10
Q						R

P के लिए आउटपुट  $= \overline{A}B\overline{C}$

Q के लिए आउटपुट  $= \overline{B}\overline{C}D$

R के लिए आउटपुट  $A\overline{B}CD$

$$Y = \overline{A}\overline{B}\overline{C} + \overline{B}\overline{C}D + A\overline{B}CD$$

प्राप्त आउटपुट फंक्शन का सरलतम रूप है।

## प्रश्नावली (Exercise)

1. लॉजिक गेट को समझते हुए उनका वर्णन कीजिए।
2. AND गेट को सत्य तालिका को बताते हुए व्याख्या कीजिए।
3. यूनिवर्सल गेट से क्या तात्पर्य है? ऐसे गेट ने प्रकार के होते हैं?
4. NAND तथा NOR गेट को समझता से AND, OR तथा NOT गेट को समझायें।
5. Ex-OR गेट तथा OR गेट में क्या अन्तर है? Ex-OR गेट को सत्य तालिका बनाइयें।
6. NOT गेट को समझते हुए सत्य तालिका बनाइयें।
7. वूल्फलैन के नियमों की व्याख्या कीजिए।
8. डि-मॉर्फिन प्रदेश में क्या तात्पर्य है? व्याख्या कीजिए।
9. SOP तथा POS को समझायें।
10. K-मैप में विभिन्न प्रैरियेट के लिए कोई सहायता की जाएगी।
11. निम्न का अर्थ स्पष्ट कीजिए—

## लोजिक गेट्स

- (a) Universal गेट   (b) Exclusive OR गेट
12. OR गेट की सत्य तालिका को बनाते हुए समझाइये।
13. NAND गेट की सहायता से Ex-OR गेट को समझाइये।
14. निम्न वूलियन फंक्शन्स को सिद्ध कीजिए—  
     (a)  $(A+B)(A+B)(A+C) = AC$   
     (b)  $\overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC} = \overline{AC}$   
     (c)  $ABC + A\overline{BC} + AB\overline{C} = A(B+C)$
15. निम्न वूलियन फलन को केवल यूनिवर्सल गेट द्वारा निर्मित करे—  

$$Y = ABC + \overline{ABC} + \overline{ABC}$$
16. K-map की सहायता से निम्न वूलियन फलन को सिद्ध कीजिए—  

$$Y = \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$$
17. निम्न गेट को Ex-OR गेट की मदद से सिद्ध करे—  

$$Y = A \oplus B \oplus C \oplus D$$
18. यूनिवर्सल गेट क्या है? AND, OR एवं NOT गेट को सिर्फ NAND एवं सिर्फ NOR से बनाकर दिखाएं।
19. दिए गए गेटों के संकेत चिह्न तथा सत्य तालिका बनाइये—  
     AND, NOR तथा Ex-OR
20. K-map का उपयोग करते हुए दिए गए वूलियन फलन को बनाइये तथा गेटों के प्रयोग से दर्शाइये—

$$f = ABC + ABC + \overline{ABC} + \overline{ABC} + \overline{ABC} + \overline{ABC}$$

## बहुविकल्पीय प्रश्न

1. एक बाइट में कितने बिट होते हैं?  
     (a) 2    (b) 4    (c) 8    (d) 16
2. एक निबल में बिट्स की संख्या होती है—  
     (a) 2   (b) 4   (c) 6   (d) 8
3. आ॒क्टल संख्या (567)<sub>8</sub> का डेसिमल तुल्यांक है—  
     (a) (567)<sub>10</sub>   (b) (887)<sub>10</sub>   (c) (375)<sub>10</sub>   (d) 501
4. रेससडेसिमल संख्या प्रणाली का रैडिक्स है—  
     (a) 6   (b) 8   (c) 16   (d) 10
5. AND, OR, NOT आदि डिजिटल ऑपरेशन में प्रयुक्त किये जाते हैं—  
     (a) Switch   (b) रेक्टीफायर्स   (c) आ॒सिलेटर्स   (d) एम्प्लीफायर्स
6. किस गेट को I/P Low होने पर O/P Low होती है—  
     (a) AND   (b) NAND   (c) NOR   (d) OR
7. एक गेट की O/P उस अवस्था में High होती है जब कम से कम उसकी एक I/P High होती है यह गेट है—  
     (a) Ex-OR   (b) AND   (c) OR   (d) NAND
8. किस गेट को सभी I/P केवल low होने पर उसकी O/P low होती है?  
     (a) Ex-OR   (b) NOR   (c) OR   (d) AND

(UPBTE 2012)

(UPBTE 2011)

(UPBTE 2010)


(UPBTE 2010, 13)

(UPBTE 2009)

(UPBTE 2009)

9. निम्न में से कौन-सा ऑपरेशन 'associative' नहीं है—  
     (a) NOR   (b) AND   (c) OR   (d) Ex-OR
10. वूलियन व्यंजक  $\overline{A} \cdot \overline{B} \cdot \overline{C}$  तुल्य है—  
     (a)  $\overline{A} + \overline{B} + \overline{C}$    (b)  $A \cdot \overline{B} \cdot C$   
     (c)  $A + B + C$    (d)  $A \cdot B \cdot C$
11. काम्यूनिकेशन प्रणाली में प्रयुक्त की जाने वाली विधि है—  
     (a) डिजिटल   (b) एरेलॉग  
     (c) (a) तथा (b) दोनों                                   (d) इनमें से कोई नहीं
12. पॉर्जिटिव लोजिक में Digital signal का 'high voltage' लेवल है—  
     (a) 0   (b) 1  
     (c) 2   (d) इनमें से कोई नहीं
13. आ॒क्टल संख्या का बेस होता है—  
     (a) 2   (b) 8   (c) 10   (d) 16
14. व्यंजक ' $A + BC + AB$ ' का कॉन्स्ट्रॉयटर है—  
     (a)  $\overline{A} + \overline{B}C$    (b)  $\overline{B} + \overline{AC}$   
     (c)  $\overline{ABC}$    (d) इनमें से कोई नहीं
15. निम्न Identity प्रदर्शित करते हैं—  

$$\overline{A + B + C + \dots + N} = \overline{A} \cdot \overline{B} \cdot \overline{C} \cdot \dots \cdot \overline{N}$$
     (a) डि-मॉर्गन का प्रथम नियम                           (b) डि-मॉर्गन का द्वितीय नियम  
     (c) OR ऑपरेशन   (d) इनमें से कोई नहीं
16. व्यंजक  $\overline{ABC \dots N} = \overline{A} + \overline{B} + \overline{C} + \dots + \overline{N}$  प्रदर्शित करता है—  
     (a) डि-मॉर्गन का प्रथम नियम                           (b) डि-मॉर्गन का द्वितीय नियम  
     (c) OR ऑपरेशन   (d) इनमें से कोई नहीं
17. वूलियन व्यंजक  $(A + B)(A + \overline{C})(\overline{B} + \overline{C})$  को सरल करने पर प्राप्त होगा—  
     (a)  $(A + B)\cdot \overline{C}$    (b)  $A + \overline{B}\cdot \overline{C}$   
     (c)  $(\overline{A} + B)\cdot \overline{C}$    (d) इनमें से कोई नहीं
18. किस प्रिलिप-फ्लॉप को लैच के समान प्रयुक्त किया जाता है?  
     (a) 1K प्रिलिप-फ्लॉप   (b) D प्रिलिप-फ्लॉप  
     (c) RS प्रिलिप-फ्लॉप   (d) T प्रिलिप-फ्लॉप
19. MOS परिवार के सदस्यों PMOS, NMOS, तथा CMOS में से किसमें न्यूनतम Power क्षय होती है?  
     (a) NMOS   (b) CMOS  
     (c) PMOS   (d) (a) व (b) दोनों
20. निम्न सर्किट में O/P  $Y = 0$  के लिए I/P होंगे—



- (a) 00   (b) 01   (c) 10   (d) 11
21. वूलियन व्यंजक  $Y = (A + \overline{B} + \overline{AB})\overline{C}$  को सरल करने पर प्राप्त होगा—


- (a)  $A\bar{C}$   
(c)  $\bar{C}$

- (b)  $B\bar{C}$   
(d) इनमें से कोई नहीं।

22. डेसीपल संख्या 2 के लिए ये कोड है—


- (a) 0010      (b) 00011      (c) 1000      (d) 0101

23. निम सर्किट में switch open होने पर शून्य (0) को तथा close होने पर 1 को प्रदर्शित करता है। सर्किट में Y के लिए व्युत्कर्ष होगा—







- (a)  $A + (B + C)D$   
(b)  $A + BC + D$   
(c)  $A + (BC + D)$   
(d) इनमें से कोई नहीं।

24. हेमस्टेडेसीपल संख्या C3 को बाइनरी में प्रदर्शित कर सकते हैं—



- (a) 1111      (b) 110011      (c) 111100      (d) 1100 0011

25. निम में से कौन सा वैद्युत सर्किट दिए गये सर्किट परिपथ के तुल्य है?



- (d) इनमें से कोई नहीं।

### उत्तर (Answers)

1. (c), 2. (b), 3. (c), 4. (c), 5. (a), 6. (a), 7. (c), 8. (c), 9. (a), 10. (c), 11. (c), 12. (b), 13. (b), 14. (b),  
15. (b), 16. (a), 17. (b), 18. (c), 19. (c), 20. (b), 21. (d), 22. (a), 23. (b), 24. (c), 25. (d)

# अध्याय 3


## लॉजिक परिवार (Logic Family)

### 3.1 परिचय (Introduction)

- आजकल बाजार में विभिन्न प्रकार की IC उपलब्ध हैं। ये विभिन्न प्रकार की IC एक परिवार (family) के नाम से जाने जाते हैं।
- कम्पनेट एवं डिवाइसों की आन्तरिक जरूरतों को देखते हुए इस IC परिवार को दो भागों में बँटा गया है—  
 1. बाइपोलर (Bipolar),                    2. यूनिपोलर (Unipolar).
- डिजिटल ICs बाइपोलर अथवा यूनिपोलर तकनीकी पर केफिकेट (fabricate) किये जाते हैं तथा उसी आधार पर उन्हें लॉजिक परिवार (Bipolar Logic Family) अथवा यूनिपोलर लॉजिक परिवार (Unipolar Logic Family) कहा जाता है।

### 3.2 लॉजिक परिवार का वर्गीकरण (Classification of Logic Families)

- लॉजिक परिवार का वर्गीकरण नीचे दर्शाया गया है—



### लॉजिक परिवार

- बाइपोलर लॉजिक परिवार के मुख्य एनिमेट प्रतिरोध, दार्जिस्टर तथा डायोड हैं।
- यूनिपोलर लॉजिक परिवार को MOS परिवार (MOS Family) भी कहा जाता है।


### 3.3 केरेक्टरस्ट्रिक्स ऑफ डिजिटल ICs (Characteristics of Digital ICs)

- डिजिट ICs के मुख्य पैरामीटरों को नीचे दर्शाया गया है जो इस प्रकार है—

1. Speed of Operation (Propagation Delay)
2. Power Dissipation
3. Fan-In
4. Fan-Out
5. Noise Immunity
6. Operating Temperature
7. Current and Voltage Parameter

#### 3.3.1 स्पीड ऑफ ऑपरेशन (Speed of Operation)

- डिजिटal ICs की Speed of Operation उसके Propagation Delay के पदों में व्यवस्था की जाती है।
- किसी लॉजिक के इनपुट में परिवर्तन होने के कितने समय बाद उसका आउटपुट परिवर्तित होता है, उस समय को उस लॉजिक का प्रोप्रेशन डिले (propagation delay) कहते हैं।
- प्रत्येक लॉजिक का HIGH से LOW अवस्था में आते समय प्रोप्रेशन डिले ( $t_{PHL}$ ) तथा Low से HIGH अवस्था में आते समय प्रोप्रेशन डिले ( $t_{PLH}$ ) का मान मिन-मिन होता है।
- प्रोप्रेशन डिले  $t_{PHL}$  तथा  $t_{PLH}$  के औसत को मध्यमान प्रोप्रेशन डिले (Average Propagation Delay) कहते हैं।



#### 3.3.2 पावर-क्षय (Power Dissipation)

- जब लॉजिक गेट इनपुट के द्वारा ड्राइव किया जाता है तब लॉजिक गेट कुछ पावर कन्स्मू (Power consume) करता है, जिसे power dissipation कहते हैं।

### ट्रांजिस्टर इंट्रोडक्शन

#### सॉलिड स्टेट रिकार्ड


- \* IC में यह तीव्र को मिलीवाना (milliwatts) में चलता है।
- \* विस्तृत तार्किक युक्ति में यह इस तरिके का यह युक्ति बदलने हो जाती होती।

#### 3.1.3 फैन-आउट (Fan-Out)

- \* तार्किक गेट के इनपुट को यह अधिकार तार्किक गेट को दो या अधिक होता है, Fan-In कहलाता है।
- \* इन गेटों के अनुकात एक इनपुट गेट के लिए, Fan-Out भी होता है।

#### 3.1.4 फैन-आउट (Fan-Out)

- \* गेटों में यह मात्र विन्दे एक तार्किक गेट द्वारा कर सकता है, Fan-Out कहलाता है।
- \* ड्राइव-आउट को लोडिंग फैस्ट (loading fastest) या असर होता है।



#### 3.1.5 Noise Immunity

- \* Noise Immunity के गार्हक है विस्तृत तार्किक गेट को दो या बातों यह इनपुट बोल्टेज को एक दो या चार बोल्टेज बोल्टेज पर आवधुत को दोटे को बदलता है।
- \* Noise Immunity के मापदंड मापन (Quantitative Measure) को Noise Margin कहते हैं।

#### 3.1.6 Operating Temperature


- \* ICs के आपेक्षित टेम्परेचर का रेंज  $0^{\circ}\text{C}$  से  $+70^{\circ}\text{C}$  तक इकाइ-एकत्र एलोकेशन में यह  $-55^{\circ}\text{C}$  से  $+125^{\circ}\text{C}$  तक विस्तृत एप्लिकेशन में होता है।
- \* यह तार्किक गेटों को अधिकार उचित करने के लिए उनको टेम्परेचर रेंज नियमित होता है।

#### 3.1.7 Current and Voltage Parameter

- \* डिजिटल डिजाइन में करेट और बोल्टेज रैमनेंटर का मुख्य बोल्डन होता है।
- \* यदि आवधुत करेट आवधुत टार्कित तर नहीं हो रहा हो तो उसे Sinking Current कहते हैं।
- \* डिजिटल सर्किट में बोल्टेज रैमनेंट को नहीं दर्शाते हैं। यह बोल्टेज LOW अवध �HIGH के द्वारा दर्शाया जाता है।

### 3.4 प्रतिरोध ट्रांजिस्टर लॉजिक (RTL) (Resistor Transistor Logic)

- \* RTL में गार्हक है—प्रतिरोध ट्रांजिस्टर तार्किक, विस्तृत यह चलता है कि RTL में प्रतिरोध वाले ट्रांजिस्टर का उपयोग होता है।




- \* RTL = NOR जल्द बन किये जाते हैं। इन जल्द बन कर लिये हैं की TTL युक्त हर के NOR के हैं।
- \* यदि इनपुट  $A = B = 0$ , तब यह दोनों ट्रांजिस्टर ऑफ होते हैं और  $R_2$  का दो करोड़ सूच होता विस्तृत आवधुत घोषित होता है।
- \* यदि इनपुट  $A = B = 0$  के लिए  $Y = 1$  होता है।
- \* यदि  $A=0$  और  $B=1$  तो ट्रांजिस्टर  $Q_1$  ऑफ होता है और  $Q_2$  के द्वारा यह विस्तृत आवधुत घोषित होता है।
- \* यदि  $A=1$  या  $B=1$  तो ट्रांजिस्टर  $Q_1$  ऑफ होता है और  $Q_2$  के द्वारा यह  $Q_2$  ऑफ होता विस्तृत आवधुत घोषित होता है।
- \* यदि  $A=1$  या  $B=0$  के लिए  $Y=0$  होता है।
- \* यदि इनपुट  $A=B=1$  हो दोनों ट्रांजिस्टर को जिहित में होता है यह  $Q_1$  ऑफ होता विस्तृत आवधुत घोषित होता है।
- \* यदि इनपुट  $A=B=0$  हो दोनों ट्रांजिस्टर को जिहित में होता है यह  $Q_2$  ऑफ होता विस्तृत आवधुत घोषित होता है।

#### RTL के लिए दृष्टिकोण

1. फैन-आउट
2. फैन-आउटहुत = 5
3. प्रोप्रोलेन विलें = 10 ns
4. TTL को अपेक्षित तर खोल
5. पर्सर धन अपिक्षित


### 3.5 डायोड ट्रांजिस्टर लॉजिक (DTL) (Diode Transistor Logic)

- \* DTL सर्किट NAND गेट को तरह बार्च करता है।
- \* DTL सर्किट RTL को तुलन में अधिक बड़ित होते हैं।



### ट्रांजिस्टर परिपथ

- DCTL एवं NOR गेट की तरह चार्ज करता है।



- जब सभी इनपुट LOW होने इस स्थिति में ट्रांजिस्टर  $T_1$ ,  $T_2$  वा  $T_3$  किसी भी कार्य करने वाले नहीं रहते हैं। अतः आउटपुट ( $Y$ ) HIGH होता।
- इस प्रकार सभी LOW होने पर आउटपुट HIGH स्टेट में होता।

### 3.7 इंटीग्रेटेड इन्जैक्शन लॉजिक (IIL) (Integrated Injection Logic)


- IIL (Integrated Injection Logic) DCTL के सिद्धन्त पर लब्धित है।
- IIL का फैब्रिकेशन आसानी से हो जाता है। इसके लिए सिलिकॉन चिप का बहुत कम स्पेस (space) लगता है इसमें रक्षित व्यय बहुत कम होता है।
- Integrated Injection Logic LSI के लिए जेकेला सेवरेटेड बैकोलर लॉजिक है।
- IIL का सिद्धान्त कम्पोनेट को परस्पर निलंबन है अर्थात् एक अर्द्धचालक हेत्र दो या दो से अधिक युक्तियों से नियन्त्रित होता है।
- इस प्रकार परस्पर मिलाने (merging) के कारण यह लॉजिक Merged Transistor Logic भी कहा जाता है।
- इस तकनीकी के प्रयोग से सिलिकॉन चिप पर काफी स्थान (space) की बचत होती है।

### 3.8 IIL इनवर्टर (IIL Inverter)

- IIL इनवर्टर को सर्किट चित्र में दर्शाया गया है।
- जब  $V_i = 0$  होता है तब  $Q_1$  ऑफ स्टेट में होता है तथा धारा  $IB_1$  शून्य होती है।
- इस समय इनपुट सोर्ट करेट  $I_1$  के लिए सिंक (sink) का कार्य करता है अतः करेट  $I_2$ ,  $Q_2$  के द्वेष में प्रवाहित होती जिससे ट्रांजिस्टर  $Q_2$  सेचुरेशन में इन्हिवर्ट हो जाता है।

### 3.6 Direct Coupled Transistor Logic (DCTL)

- DCTL सर्किट RTL को तुलना में सरल होते हैं परन्तु Current Hogging के दोष के कारण DCTL का व्यापक प्रयोग नहीं किया जाता है।



- इस प्रकार जब  $Q_1$  "OFF" होता है तब  $Q_2$  "ON" होता है तथा आउटपुट LOW प्राप्त होती है।
- जब  $V_i$  HIGH होती है तब बेस धारा के दो घटक होते हैं—एक  $I_1$  तथा इसमा सोसं  $V_i$  के कारण, इस प्रकार ट्रांजिस्टर  $Q_1$  सेचुरेट हो जाता है तथा  $Q_2$  कट-ऑफ हो जाता है।
- इस राय पर  $I_2$  के लिए सिंक (sink) को भाँति कार्य करता है। इससे जान होता है कि  $V_0$  का लॉजिक स्टेट  $V_i$  का कॉम्प्लीमेंट है।


### III के परिवार

- प्रोग्रेशन डिले चार्गिं करेन्ट के अनुक्रमानुपाती होता है।
- पॉवर शृंखला करेन्ट के समानुपाती होता है।
- Figure of merit = 0.1 to 0.7 J
- Packaging density = 120 से 200 ξ/mm<sup>2</sup>
- सिलिकॉन के कम सेत्र (space) को आवश्यकता।

### 3.9 उच्च थ्रेशोल्ड लॉजिक (High Threshold Logic) (HTL)

(UPBTE 2017)

- HTL परिपथ NAND गेट को भाँति अव्यवहार करता है।
- HTL परिवार उच्च सप्लाई बोर्टेज पर कार्य करता है।
- HTL परिवार में  $V_{th}$  का मान तापमात्रा 7 V होता है जहाँ  $V_{th}$  Threshold Voltage को दर्शाता है।
- DTL सर्किट में डायोड को जगह पर जीनर डायोड (zener diode) तथा उच्च सप्लाई बोर्टेज प्रयोग में साने पर HTL का निर्नाण होता है।
- HTL में DTL के समान धारा प्राप्त करने के लिए अधिक नाम वाले प्रतिरोध का उपयोग करते हैं।



### लॉजिक परिवार


#### 3.10 ट्रांजिस्टर-ट्रांजिस्टर लॉजिक (TTL) (Transistor-Transistor Logic)

DTL को सीमित गति (limited speed) होने के कारण DTL प्रयोग धेत्र से तापमात्रा बाहर हो गया है तथा इसके स्थान पर TTL प्रयोग में लाया जाता है।


पॉवर शृंखला के अद्वितीय TTL लॉजिक फैमिली में एक अच्छे लॉजिक के सभी गुण विद्यमान हैं।

TTL सर्किट में इनपुट पर एक से अधिक ऐमीटर (emitter) वाले ट्रांजिस्टर का उपयोग किया जाता है।

##### 3.10.1 2-इनपुट TTL NAND गेट



एक 2-इनपुट TTL NAND गेट नीचे चित्र में दर्शाया गया है जहाँ A तथा B इनपुट को प्रदर्शित करते हैं तथा Y आउटपुट को प्रदर्शित करता है।




प्रिय : 3.11 2-इनपुट TTL NAND गेट तथा उसका तुल्यका

इस परिपथ में DTL परिपथों में प्रयोग किये जाने वाले इनपुट डायोड के स्थान पर मल्टी ऐमीटर प्रणाली (multiple emitter config.: मल्टी एमीटर प्रणाली) प्रयुक्त की गई है जिसके कारण उच्च उत्पादन गति (high switching speed) उत्पादन होती है।

##### 3.10.2 Totem-Pole Output Stage


वित्र में आउटपुट की तरफ  $Q_3$  तथा  $Q_4$  से प्राप्त आउटपुट स्टेज को Totem-Pole Output Stage कहते हैं।

Totem-Pole आउटपुट स्टेज में कोई एक ट्रांजिस्टर  $Q_3$  अथवा  $Q_4$  अवश्य "ON" रहता है। जब  $Q_3$  ON होता है तब आउटपुट HIGH होती है तथा जब  $Q_4$  "ON" होता है तब आउटपुट LOW होती है।



### 3.10.3 Wired-AND TTL गेट


- Wired-AND प्रचालन में कुछ गेट्स को आउटपुट परस्पर संयोजित कर दी जाती है। इस संयोजन से AND प्रचालन प्राप्त होता है तथा एक अतिरिक्त लॉजिक फंक्शन उपलब्ध होता है।



विषय : 3.12 Wired-AND Operation

### 3.10.4 Open Collector Output

- वित्र में Open Collector 2 इनपुट NAND गेट का परिपथ दर्शाया गया है।
- यह परिपथ TTL NAND गेट के समान है, अन्तर केवल इतना है कि इस परिपथ में से R<sub>3</sub> तथा Q<sub>3</sub> को हटा दिया गया है।
- वित्र में ट्रांजिस्टर Q<sub>4</sub> के कलेक्टर टर्मिनल से आउटपुट प्राप्त होता है, अर्थात् इसे Open Collector Output भी कहते हैं।



विषय : 3.13 Open collector 2 input NAND gate

- प्रोपर ऑपेरेशन के लिए यह आवश्यक है कि V<sub>cc</sub> तथा Open Collector Output के बीच में बाह्य प्रतिरोध (external resistance) R<sub>3</sub> लगाया जाए। यह प्रतिरोध Pull up Resistance कहलाता है।
- Open Collector गेट का मुख्य गुण यह है कि उसे एक Common Pull up Resistance की सहायता से परस्पर Wired किया जा सकता है, अतः एक AND गेट को अवश्यकता नहीं होती।

### लॉजिक परिवार

### 3.10.5 Totem-Pole आउटपुट तथा Open Collector आउटपुट में तुलना

#### Comparison of Totem-Pole and Open Collector Outputs

पॉलर क्षय	पुल अप (Pull up) ट्रांजिस्टर Q <sub>3</sub> के कारण निम्	उच्च
स्पॉड	उच्च	निम्
पुल-अप ट्रांजिस्टर (Pull up Resistor).	नहीं होता है।	होता है।
आउटपुट सॉइट में सर्किट कम्पोनेट	पुल अप ट्रांजिस्टर (Q <sub>3</sub> ) तथा पुल डाउन ट्रांजिस्टर (Q <sub>4</sub> ) होता है।	केवल पुल डाउन ट्रांजिस्टर (Q <sub>4</sub> ) होता है।

### 3.10.6 TTL Subfamilies (TTL सबफैमिली)

- TTL सॉरीज का अध्ययन हम कर चुके हैं। TTL परिवार कुछ Sub-series में बंदी हुई है जिसे TTL Sub-families के नाम से जाना जाता है।
- TTL Sub-families के कुछ सदस्य इस प्रकार हैं—
  - HIGH Speed तथा LOW Power TTL
  - Schottky TTL
  - Advanced Schottky TTL
  - Advanced LOW Power Schottky TTL
  - Fast TTL

#### 3.10.6.1 HIGH Speed तथा LOW Power TTL

- 74 Series के 74L00 Series LOW Power TTL को तथा 74H00 Series HIGH Power TTL को प्रदर्शित करते हैं।
- यहाँ "L" निम् शक्ति व्यय को तथा "H" उच्च गति को प्रदर्शित करता है।
- TTL 74H00 Series को युक्तियाँ उच्च गति की होती है तथा TTL 74L00 Series की युक्तियों का आनंदरिक प्रतिरोध अधिक होता है जिससे शक्ति व्यय निम् होता है।

#### 3.10.6.2 Schottky TTL (शॉट्की TTL)

- 74S00 Series शॉट्की TTL को प्रदर्शित करता है।
- TTL परिवार में Schottky TTL की गति अधिकतम होती है।
- इसका औसत प्रोप्रोसेशन डिले टाइम केवल 3 ns तथा औसत शक्ति व्यय 20 mW होता है।
- 3 ns प्रोप्रोसेशन डिले ग्राप्त करने के लिए LOW Voltage Drop Dipole प्रयोग होता है जिसे Schottky Dipole कहते हैं।
- Schottky TTL में प्रोप्रोसेशन डिले घट जाता है लेकिन इसमें कम मात्र के प्रतिरोध को लगाने के कारण शक्ति व्यय बढ़ जाता है।

**इकाइटल इनवर्टर**

**लॉजिक परिवार**

**Fig : 3.14 इनवर्टर के स्टॉटी डायोड**

**Fig : 3.15 स्टॉटी इनवर्टर**

**ECL के गुण**

- \* Q<sub>1</sub> तथा Q<sub>3</sub> परस्पर समान्तर में कनेक्ट किए गए हैं। Q<sub>4</sub> तथा Q<sub>5</sub> दो एमिटर फॉलोवर स्ट्रेच हैं जिससे NOR लगभग 25 से अधिकतम तापमात्रा होता है।
- \* एक सेप्ट लॉबर परिवार में अधिकतम गति।
- \* प्रोप्रोलॉन डिले 1 n sec से भी कम।
- \* फैन-आउट (fan-out) अधिकतम तापमात्रा 25 से अधिक।
- \* एक साथ दो आउटपुट प्रदान करता।

**ECL के दोष**

- 1. पावर क्षय अधिकतम तापमात्रा 30 mW।
- 2. अधिक स्पोड होने के कारण बोल्टरेज तथा कोरेन ट्रांजिस्टर उत्पन्न हो जाता है।

**3.11 एमिटर कपल्ड लॉजिक (ECL) (Emitter Coupled Logic)**

(UPBTE 2915)

- \* ECL युक्तिये की स्पोड सबसे अधिक होती है, क्योंकि इसमें प्रमुख ट्रांजिस्टर न पूरी संवृत्त और न पूर्ण कट-ऑफ अवस्थाओं में प्रबलित रहते हैं।
- \* ECL का प्रोप्रोलॉन डिले तापमात्रा 1 n sec प्रति गेट होता है। ECL में पावर क्षय का मान तापमात्रा 30 mW होता है।
- \* ट्रांजिस्टर एक्टिव रेजियन (active region) में अधिक पावर कन्मूल्य (consume) करता है। अतः ECL गेट अधिक पावर कन्मूल्य करता है।

**Fig : 3.16 Two input ECL OR/NOR gate**

**3.12 MOSFET सर्किट्स (MOSFET Circuits)**

- \* MOSFET सर्किट्स को तीन भागों में विभाजित किया गया है—
- \* 1. PMOS2, NMOS3, CMOS
- \* MOS लॉजिक परिवार में लोड (load) एवं स्विचों के लिए Enhancement MOSFET का प्रयोग होता है।
- \* NMOS लॉजिक के लिए n-channel Enhancement MOSFET का प्रयोग होता है तथा PMOS लॉजिक के लिए p-channel Enhancement MOSFET का प्रयोग होता है।
- \* CMOS लॉजिक के लिए n-channel तथा p-channel दोनों डिवाइसों का प्रयोग होता है।
- \* MOS नाईट्रोट्रांजिस्टर (amplifier) द्वारा लोड रिजिस्टर (load resistance) दोनों की भाँति व्यवहार करता है।
- \* MOS नांकेंटर्स को मैनुफैक्चरिंग आसानी से हो जाती है तथा इसमें पावर क्षय कम होता है।

**3.12.1 NMOS लॉजिक (NMOS Logic)**

- \* NMOS लॉजिक में N-Channel Enhancement MOSFET का प्रयोग होता है।
- \* NMOS डिवाइसों का इनपुट प्रतिरोध उच्च होता है।

**2 input NMOS NAND gate**

**Fig : 3.17 दो इनपुट NMOS NAND गेट द्वारा उत्पन्न तुल्यक परिपथ**

- NMOS का प्रयोग मेंप्री डिवाइसों, इनपुट/आउटपुट डिवाइसों तथा माइक्रोप्रोसेसर में होता है।
- चित्र 3.17 में 2-इनपुट NMOS NAND गेट का सर्किट दर्शाया गया है।
- MOSFET  $Q_1$  तथा  $Q_2$  एक सिवच की तरह कार्य करते हैं।  $Q_1$  तथा  $Q_2$  का गेट टर्मिनल NAND गेट के इनपुट  $A$  तथा  $B$  को प्रदर्शित करता है।
- MOSFET  $Q_3$  एक रजिस्टर की भाँति व्यवहार करता है।

#### 2-इनपुट NAND गेट ऑपरेशन

- $Q_1$  तथा  $Q_2$  सीरीज में जोड़े गए सिवच की भाँति कार्य करते हैं।
- आउटपुट  $Y = 1$  तब प्राप्त होगा जब कम से कम एक या दोनों इनपुट OFF होंगे।
- आउटपुट  $Y = 0$  तब प्राप्त होगा जब दोनों इनपुट  $A$  तथा  $B$  HIGH होंगे।

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0


2-इनपुट NAND गेट का ऑपरेशन

#### 3.12.2 CMOS लोजिक

- CMOS से लात्यर्प है कॉम्पलीमेन्ट्री (complementary) MOSFET.
- CMOS लोजिक में एक ही चिप पर  $p$ -टाइप तथा  $n$ -टाइप MOSFETs फैब्रिकेट किए जाते हैं।
- CMOS अन्य सभी लोजिक परिवारों की तुलना में धीमा (slow) है परन्तु इसमें शक्ति व्यय संगमण शून्य होता है चाहे आउटपुट HIGH किसी भी अवस्था में हो।

#### 3.12.2.1 CMOS इनवर्टर

- नीचे चित्र में CMOS इनवर्टर को दर्शाया गया है।
- जब इनपुट  $V_i$  LOW होगा तब ट्रांजिस्टर  $Q_1$  OFF होगा तथा  $Q_2$ , ON होगा जिससे आउटपुट HIGH प्राप्त होगी।



(a) CMOS Inverter positive voltage

$V_i$	$Q_1$	$Q_2$	Output
0V (logic 0)	OFF	ON	$V_{DD}$ (logic 1)
$V_{DD}$ (logic 1)	ON	OFF	0V (logic 0)

(b) Summary of operation

चित्र : 3.18 CMOS इनवर्टर तथा उसका ऑपरेशन


#### CMOS के लाभ

1. पांचर क्षय निम्न
2. Fan-Out उच्च (लगभग 50)
3. अधिक सप्लाई बोल्टेज पर ऑपरेट किया जा सकता है।
4. Packaging Density उच्च होती है जिससे CMOS युक्तियाँ बहुत कम स्थान (space) लेती हैं।


- जब  $V_i$  HIGH होगा तब ट्रांजिस्टर  $Q_1$  ON होगा तथा  $Q_2$  OFF होगा जिससे आउटपुट LOW प्राप्त होगा।

#### 3.12.2.2 CMOS NOR गेट

- नीचे चित्र में CMOS NOR गेट दर्शाया गया है।



चित्र : 3.19 CMOS, NOR गेट तथा युक्तियाँ परिवार



(b) Equivalent circuit

**CMOS के दोष**

1. शोरोगेन डिले अधिक (समय 25 से 100 ns)
2. TTL से कम स्पीड

**प्रश्नावली (Exercise)**

1. निम्नलिखित में से किन्हीं दो तार्किक परिवारों के विवरण लिखिए—  
 (a) TTL  
 (b) ECL  
 (c) MOS Logic  
 2. बाइपोलर तथा बूनीयोलर से ब्याल्य का अंतर्य है?  
 3. बाइपोलर परिवार को सूचीबद्ध कीजिए।  
 4. डिजिटल IC को फैरेक्टरास्ट्रिक्चर्स को लिखिए।  
 5. निम्न पर टिप्पणी लिखिए—  
 (a) Speed of Operation  
 (b) Power dissipation  
 (c) Fan In तथा Fan Out  
 (d) Noise Immunity  
 6. RTL से ब्याल्य समझते हैं? विवेचन कीजिए।  
 7. DTL को ब्याल्य कीजिए।  
 8. DCTL को समझाते हुए टिप्पणी लिखिए।  
 9. ITL को समझाते हुए IIL इनवर्टर को ब्याल्य कीजिए।  
 10. HTL एंप्लिएटर को NAND गेट को भीतर ब्याल्य करते हुए समझाए।  
 11. TTL को ब्याल्य कीजिए। Totem Pole Output स्टेच से क्या अधिकाय है?  
 12. TTL सबकॉमिल्टो के विभिन्न सदर्शनों को लिखिए।  
 13. ECL को समझाते हुए उसके दो दोषों को ब्याल्य कीजिए।  
 14. MOSFET स्लिफ्ट से क्या अधिकाय है? ब्याल्य कीजिए।  
 15. CMOS वा NMOS को समझाए।

(UPBTE 2009, 15)

(UPBTE 2015)

**बहुविकल्पीय प्रश्न**

1. निम्न में जैन से बाइपोलर टेक्नलॉजी डिजिटल IC में अधिकाय प्रयोग की जाती है?  
 (a) DTL  
 (b) TTL  
 (c) ECL  
 (d) इनमें से कोई नहीं
2. निम्न में बूनीयोलर डिवाइस है—  
 (a) NMOS  
 (b) RTL  
 (c) TTL  
 (d) ECL

**लॉजिक परिवार**

3. लॉजिक परिवार में किसकी गति अधिकतम होती है?  
 (a) TTL  
 (b) ECL  
 (c) NMOS  
 (d) RTL
4. DTL मार्किट निम्न को तरह कार्य करता है—  
 (a) AND  
 (b) OR  
 (c) NAND  
 (d) NOT
5. HTL का पूरा नाम है—  
 (a) High Transistor Logic  
 (b) High Threshold Logic  
 (c) High Transistor Level  
 (d) High Threshold Level

**उत्तर (Answers)**

1. (b), 2. (a), 3. (b), 4. (c), 5. (b).

## अध्याय

# 4

## डिस्प्ले युक्तियाँ, बाइनरी एड्यूकेटर, सर्किट एनकोडर्स, डिकोडर्स, ग्राम्य मल्टीप्लैक्सर्स, डिम्प्लिक्सर्स

(Display Devices, Binary Adder, Gate Circuits, Encoders, Decoders and Multiplexors, Demultiplexors)


### 4.1 डिजिटल डिस्प्ले युक्तियाँ (Digital Display Devices)

(UPBTE 2013)

- १ डिजिटल सर्किट के इनपुट एवं आउटपुट, बाइनरी डिजिट के कोड में होते हैं। ये बाइनरी डिजिट के कोड हमें अक्षर (letters) तथा आंकिक संख्या (numerical) के रूप में डिस्प्ले किये जाते हैं, जिन्हें डिजिटल डिस्प्ले युक्तियाँ (digital display devices) कहते हैं।
- २ डिजिटल डिस्प्ले युक्तियाँ दो प्रकार की होती हैं—
  - १. लेनर (Planar)
  - २. नॉन-लेनर (Non-planar)
- ३ लेनर यूनिट में सभी कैरेक्टर्स एक तल (same plane) में होते हैं, जबकि नॉन-लेनर यूनिट में सभी कैरेक्टर्स विभिन्न तलों में होते हैं।
- ४ लेनर डिस्प्ले यूनिट प्रकाशित सेगमेन्ट (illuminated segmental) अथवा डॉट मैट्रिक्स (dot matrix) टाइप के होते हैं।
- ५ लेनर डिस्प्ले यूक्तियाँ हैं—७-सेगमेन्ट डिस्प्ले, 14-सेगमेन्ट डिस्प्ले, 3x5 डॉट मैट्रिक्स, 5x7 डॉट मैट्रिक्स, LED, LCD इत्यादि।
- ६ नॉन-लेनर डिस्प्ले यूनिट प्रयोग: गैसीय डिस्प्लायर पर आधारित होते हैं।
- ७ निक्सी ट्रूप (Nixie tube) एक नॉन-लेनर डिस्प्ले यूनिट है।

### 4.2 प्रकाश उत्सर्जक डायोड (Light Emitting Diode)

- १ LED एक प्रकाश का डायोड है जो फॉर्वर्ड बायस (forward bias) में प्रकाश उत्सर्जित करता है।
- २ LED रिसिलिकॉन तथा जर्मेनियम से न बनकर गैलियम, असेंसिक तथा फॉस्फोरस से मिलकर बना होता है।
- ३ जब LED गैलियम असेंसिक की सहायता से बना होता है तब लाल रंग उत्सर्जित करता है तथा जब गैलियम फॉस्फोरस से बना होता है तब हरा (green) रंग उत्सर्जित करता है।



दिग्ः : 4.1 Light Emitting Diode

डिस्प्ले युक्तियाँ, बाइनरी एड्यूकेटर, सर्किट एनकोडर्स, डिकोडर्स, ग्राम्य मल्टीप्लैक्सर्स तथा डिम्प्लिक्सर्स

73

- ४ LED का प्रयोग डिजिटल डिस्प्ले युक्तियों जैसे ७-सेगमेन्ट डिस्प्ले, 14-सेगमेन्ट डिस्प्ले आदि में होता है।

- ५ LED को नीचे चित्र में दिए गए सर्किट की ओर संसोचित किया जाता है। इस सर्किट में LED को ट्रांजिस्टर के कलोक्सर टर्मिनल में प्रतिरोध R के बीचों क्रम में संसोचित किया जाता है।

- ६ जब ट्रांजिस्टर का बेस इनपुट ( $V_B$ ) = 0 (LOW) होता है, ट्रांजिस्टर ऑफ होता है जिससे LED की ओर पारा नहीं प्रवाहित होती है।

- ७ जब ट्रांजिस्टर का बेस इनपुट ( $V_B$ ) = 1 (HIGH) होता है तो ट्रांजिस्टर सैत्रुरेशन (saturation) अवस्था में होता है जिससे LED में पारा प्रवाहित होने से प्रकाश उत्सर्जित होता है।

- ८ सामान्यतः LED को बनाने के लिए जर्मेनियम तथा रिसिलिकॉन का प्रयोग नहीं किया जाता है क्योंकि इन सेलीकॉन्डक्टरों से न्यूनतम पर एनर्जी हार्ट के रूप में अधिक तथा लाइट के रूप में कम दिसीपेरेट होती है।

- ९ जब LED फॉर्वर्ड बायपर में होता है, उससे प्रकाश उत्सर्जित होता है। यह किया डायोड में PN जंक्शन के समीप मुक्त इलेक्ट्रॉन तथा होल्स के रिक्सांबोनेशन के कारण होती है।

- १० LED डिस्प्ले डिगाइनेस में सबसे महत्वपूर्ण युक्तियाँ हैं।

- ११ LED को ब्रायलन बोल्ट्डा 1.2 volt तथा पारा 20 mA है। अधिक विद्युत खपत के कारण बड़े प्रदर्शन युक्तियों में इनका उपयोग नहीं किया जाता है। अतः ऐसी आवश्यकता को पूर्ति के लिए गैसयुक्त प्लाज्मा उपयोग में लाए जाते हैं। इनकी विद्युत खपत साधारण LED की अवैश्यकता कम होती है।

LED के लाभ

- १ LED के विभिन्न लाभ हैं—

१. कम वोल्टेज (1 य 2 V) तथा कम करेट (5-20 mA)

२. कम पौराव करन्यास करता (10-150 mW)

३. ऑन-ऑफ दिव्यविधि फार्स्ट

४. अधिक जीवन TTL (20 साल से ज्यादा)

५. तीव्र गति से काम करता

LED के दोष


१. LCD को अपेक्षा अधिक पौराव व्यय (power loss)।

२. LCD को अपेक्षा अधिक कौमित (महंगा)।

३. तीव्र प्रकाश में LED का प्रकाश आसानी से दिखाई नहीं देता।

### 4.3 द्रव क्रिस्टल डिस्प्ले (Liquid Crystal Display).

- १ LED की ओरती ही LCD का उपयोग अक्षरें एवं अंकों को डिस्प्ले करने में किया जाता है।



दिग्ः : 4.2 LED का संचालन

दिस्त्रो युविलयां, गाइनरी एडर सर्किट, एनकोडर डिकोडर, मल्टीसैक्सर्स तथा डिम्प्टीसैक्सर्स

- ⑥ LCD में LED की अपेक्षा पॉवर लॉस (power loss) कम होता है। अतः LCD को उस स्थान पर प्रयोग किया जा सकता है जहाँ Power Loss की समस्या हो। ऐसे—फैलक्सेटर, डिजिटल चार्ड्र्यू इत्यादि।
- ⑦ LCD तीव्र प्रकाश (bright light) में और अधिक चमकते हैं, जबकि LED प्रकाश तीव्र प्रकाश में आसानी से दिखाई नहीं देता है।
- ⑧ LCD का जीवन काल (Life time) कम होता है तथा इन्हें सर्किट्स में प्रयोग करना कठिन होता है।
- ⑨ LCD, AC बोटेज द्वारा प्रचालित होते हैं जिसकी आवृत्ति 30 Hz से 1000 Hz (1 kHz) के मध्य होती है।
- ⑩ LCD दो प्रकार के होते हैं—
  1. डायनेमिक स्कैटरिंग टाइप (Dynamic scattering type)
  2. फौल्ड इफेक्ट टाइप (Field effect type)
- ⑪ डायनेमिक स्कैटरिंग LCD में दो ग्लास शीटों के मध्य में द्रव क्रिस्टल की एक परत होती है।
- ⑫ ग्लास शीटों में अन्दर की तरफ दान्सपेरेट कनडिक्टर कोटिंग की जाती है जो इलेक्ट्रोड (electrodes) का काम करती है।
- ⑬ डायनेमिक स्कैटरिंग टाइप LCD में प्रयुक्त किए जाने वाले द्रव क्रिस्टल पदार्थ ऐसा आर्गेनिक कम्प्यूटर्स (organic compound) होता है जो द्रव अवस्था में होने पर प्रकाशीय गुण प्रदर्शित करता है।
- ⑭ जब सेल के टर्मिनल पर विद्युतवाहक बल प्रयुक्त किया जाता है तब विद्युत क्षेत्र के प्रभाव से उत्पन्न परमाणुवीय स्कैटरिंग के कारण प्रकाश सभी दिशाओं में scatter हो जाता है तथा LCD सेल चमकने लगता है। यह प्रक्रिया डायनेमिक स्कैटरिंग कहलाती है।
- ⑮ फौल्ड इफेक्ट टाइप LCD सेल की संरचना डायनेमिक स्कैटरिंग टाइप से जटिल होती है।
- ⑯ फौल्ड इफेक्ट डिस्ट्रो में डायनेमिक स्कैटरिंग डिस्ट्रो की अपेक्षा पॉवर लॉस (power loss) कम होता है तथा इसका प्रचालन बोल्टेज भी कम होता है।




Fig : 4.3 Liquid Crystal Display

- ① LCD का उपयोग उन सभी कार्यों के लिए होता है जहाँ LED का उपयोग होता है।
- ② लिकिवड क्रिस्टल प्रकाश परावर्तक अवज्ञा द्रूसमीटर होते हैं। इसलिए बहुत कम विद्युत शक्ति व्यय करते हैं।
- ③ LCD में जब इष्ट पारा का उपयोग किया जाता है तब इनका जीवन काल कम होता है। इसलिए इन्हें 500 Hz से कम आवृत्ति की A.C. पर प्रयोग किया जाता है।

#### LCD के लाभ

1. LCD में शक्ति व्यय कम होता है।
2. LED की अपेक्षा LCD सस्ते होते हैं।

#### LCD के दोष

- 1. Turn-on तथा Turn-off समय अधिक होता है जिससे ये युक्तियां प्रचालन में सुरक्षा होती है।
- 2. DC सल्वाई पर प्रयोग करने पर ये योग्य खराब हो जाते हैं, अतः इन्हें AC सल्वाई पर ही प्रयुक्त किया जाता है।

#### 4.4 निक्सी ट्रायूब डिस्ट्रो (Nixie Tube Display)

- ① निक्सी ट्रायूब एक नान-स्लेन युक्ति है जो प्रत्येक अंक को डिस्ट्रो कर सकती है।
- ② निक्सी ट्रायूब में एक एनोड (anode) तथा विभिन्न कैथोड होते हैं।
- ③ कैथोड का आकार डिस्ट्रो करने वाले अंक एवं अक्षर के समान हो सकता है।
- ④ निक्सी ट्रायूब कैथेक्टर (अंक एवं अक्षर) तब तक पारदर्शी होते हैं जब तक उन्हें Activate न किया जाए।
- ⑤ किसी कैथोड को ग्राउन्ड करने पर, उस कैथोड एवं एनोड के मध्य निओन (neon) गैस आयनित हो जाती है।
- ⑥ इस आयनित कारण Anode एवं Cathode के मध्य एक चमक (glow) उत्पन्न होती है तथा इस Glow से इन्हें के अनुसार कोई विशेष अंक डिस्ट्रो हो सकता है।





Fig : 4.4 निक्सी-ट्रायूब

#### 4.5 7-सेगमेन्ट डिस्ट्रो (Seven Segment Display)

- ① 7-सेगमेन्ट डिस्ट्रो में 7 LEDs a, b, c, d, e, f तथा g प्रयुक्त किए जाते हैं।
- ② LED पॉर्टवर्ड बायस में प्रकाश उत्पन्नित करता है। अतः विभिन्न LEDs को पॉर्टवर्ड बायस में कर 0 से 9 तक अंक डिस्ट्रो कर सकते हैं।
- ③ उदाहरणतः 8 को डिस्ट्रो करने के लिए a, b, c, d, e, f तथा g सभी को प्रकाशित किया जाता है तथा 0 को डिस्ट्रो करने के लिए a, b, c, d, e तथा f को प्रकाशित किया जाता है।
- ④ कामन एनोड 7-सेगमेन्ट डिस्ट्रो में LED तथा ग्राउन्ड के मध्य एक घारा सीमित करने के लिए प्रतिरोध तथा चुप्पा चुप्पा प्रतिरोध के मान द्वारा LED में प्रवाहित होने वाली घारा निश्चित होती है।




Note: Each segment (a to g and dp) is a LED in the shape of the segment

Standard form of seven segment display

Fig : 4.5

### डिजिटल इलैक्ट्रॉनिक्स



दित्र : 4.6 Various digits displayed with seven segment display


१०. ७-सेगमेंट डिस्प्ले दो प्रकार होते हैं—

१. कॉमन एनोड टाइप (Common Anode Type)


२. कॉमन कैथोड टाइप (Common Cathode Type)

३. कॉमन एनोड तथा कॉमन कैथोड ७-सेगमेंट डिस्प्ले को क्रमशः चित्र ४.७ तथा ४.८ में प्रदर्शित किया गया है।

४. कॉमन एनोड टाइप में सभी LEDs के एनोड को परस्पर संयोजित करके एक टर्मिनल को बाहर निकालते हैं, जबकि कॉमन कैथोड टाइप में सभी LEDs के कैथोड एक साथ संयोजित रहते हैं।



दित्र : 4.7 Common Anode LED Display




दित्र : 4.8 Common Cathode LED Display

डिस्प्ले युक्तियाँ, बाइनरी एडर सर्किट, एनकोडर्स डिकोडर्स, मल्टीप्लैक्सर्स तथा डिमल्टीप्लैक्सर्स

77

#### 4.6 १४ सेगमेंट डिस्प्ले (Fourteen Segment Display)

- १. १४-सेगमेंट डिस्प्ले का प्रयोग गणितीय अंकों तथा अक्षरों दोनों को डिस्प्ले करने में होता है।
- २. चित्र ४.९ में १४-सेगमेंट डिस्प्ले प्रदर्शित किया गया है जिससे कुछ अंकों तथा अक्षरों को दिखाया गया है।



दित्र : 4.9


- ३. १४-सेगमेंट डिस्प्ले में १४ LED अवस्थित किये जाते हैं। इनमें से विभिन्न आवश्यक डिस्प्ले युक्तियाँ को प्रदर्शित करके हम वाहित अंक (० से ९ तक कोई भी) अथवा अक्षर (A से Z तक कोई भी) प्राप्त कर सकते हैं।

#### 4.7 डॉट मेट्रिक्स डिस्प्ले (Dot Matrix Display)

- ४. डॉट मेट्रिक्स डिस्प्ले में LEDs अथवा LCDs को मेट्रिक्स के फॉर्म में व्यवस्थित करते हैं तथा अंकों एवं अक्षरों को डॉट मेट्रिक्स के रूप में डिस्प्ले करते हैं।
- ५. नीचे चित्र में  $3 \times 5$  डॉट मेट्रिक्स,  $5 \times 7$  डॉट मेट्रिक्स तथा २७ डॉट मेट्रिक्स डिस्प्ले की व्यवस्था को दर्शाया गया है।
- ६. Dot matrix Display में हम एक कॉलम से अधिक पर वोल्टेज प्रयुक्त कर तथा एक से अधिक रो (row) को प्राउन्ड कर कोई भी डेसीमल अंक अथवा अक्षर डिस्प्ले कर सकते हैं।



दित्र : 4.10



दित्र : 4.10

#### 4.8 बाइनरी एडर सर्किट (Binary Adder Circuits)


- ७. डिजिटल कम्प्यूटर द्वारा बाइनरी संख्याओं को जोड़ना, डिजिटल कम्प्यूटर का एक महत्वपूर्ण ऑपरेशन है।

बाइनरी एडर को दो पार्टों में बंटा गया है—


1. हाफ एडर (Half adder)
2. फुल एडर (Full adder)

#### 4.8.1 हाफ एडर (Half Adder) (UPBTE 2012, 13, 14, 16)

- हाफ एडर एक कॉम्बिनेशनल (combinational) लॉजिक सर्किट है जिसके दो इनपुट तथा दो आउटपुट होते हैं।
- हाफ एडर दो सिंगल बिट संख्याओं को जोड़ता है जिसके दो आउटपुट मिलते हैं—“सम” (sum) तथा कैरी (carry)।
- दो बाइनरी संख्याओं A तथा B के लिए हाफ एडर का लॉक डायग्राम नीचे दर्शाया गया है।
- हाफ एडर सर्किट में एक Ex-OR गेट तथा दूसरा AND गेट प्रयुक्त किया गया है।



रित्र : 4.11 Block diagram of Half Adder



रित्र : 4.12 Half Adder Circuit

Ex-OR गेट की आउटपुट इनपुट संख्याओं का योग होता है तथा AND गेट का आउटपुट योग में प्राप्त कैरी (carry) होती है।

Ex-OR के प्रचालन से योग (sum) :

$$S = AB + B\bar{A}$$

AND गेट के प्रचालन से कैरी (carry) :

$$C = AB$$

हाफ एडर द्वारा बाइनरी संख्याओं को जोड़ने के नियम से सत्य तालिका—


Inputs		Outputs	
A	B	Sum	Carry
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

डिस्ट्री यूक्तिया, बाइनरी एडर सॉकेट, एनकोडर्स डिकोडर्स, मल्टीप्लिकेशन्स तथा डिमल्टीप्लिकेशन्स


- तालिका से स्पष्ट है कि Ex-OR गेट केवल तब HIGH आउटपुट देता है जब दोनों इनपुट में से कोई एक HIGH हो। तथा AND गेट का आउटपुट तब HIGH आउटपुट देता है जब दोनों इनपुट HIGH हो।

#### 4.8.2 फुल एडर (Full Adder)

- हाफ एडर में केवल दो इनपुट टर्मिनल होते हैं, अतः यह केवल दो बाइनरी संख्या को जोड़ता है।
- फुल एडर की इस कलो को पूरा करने के लिए तथा दो से अधिक बाइनरी संख्याओं को जोड़ने के लिए फुल एडर का विकल्प हुआ।
- फुल एडर सर्किट एक कॉम्बिनेशनल लॉजिक सर्किट है जिसमें तीन इनपुट टर्मिनल होते हैं तथा दो आउटपुट टर्मिनल होते हैं।




रित्र : 4.13 Diagram of Full Adder



रित्र : 4.14 Full adder using half adders

- फुल एडर दो हाफ एडर की सहायता से बनाया जाता है जिसका चित्र ऊपर दर्शाया गया है।
- फुल एडर द्वारा बाइनरी संख्याओं को जोड़ने के लिए सत्य तालिका चित्र 4.16 में दिखाया गया है।
- सत्य तालिका से स्पष्ट है कि Ex-OR गेट को ड्राइव करने वाली इनपुट में 1s की संख्या Odd है, वह आउटपुट High प्राप्त होती तथा जब A B C में से दो दो या उससे अधिक इनपुट High होती है।



रित्र : 4.15 (a) Full adder using two half adders




Fig : 4.15 (b)

- Full Adder दो से अधिक बाइनरी बिट को जोड़ता है। चित्र में तीन इनपुट  $A, B$  तथा  $C_{in}$  को दिखाया गया है। परिपथ के दो आउटपुट हैं—Sum तथा Carry। दूसरी आउटपुट कैरी कहलाती है क्योंकि इसे अगले उच्च क्रम के कॉन्ट्रोल प्रयोग करते हैं।

$$\text{Sum}(S) = A \oplus B \oplus C_{in}$$

$$\text{Carry}(C_0) = AB + AC_{in} + BC_{in}$$

Input		Outputs		
		Sum	Carry	
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

#### 4.9 एन्कोडर्स (Encoders)

(UPBTE 2015)

- एकोडर एक कॉन्प्यूटेशनल सॉर्जिक सर्किट है जो प्रत्येक इनपुट सिग्नल को एक विशेष बाइनरी कोड (जैसे बाइनरी नम्बर, BCD etc.) के आउटपुट सिग्नल में परिवर्तित करता है।
- एक एन्कोडर में "n" नम्बर की इनपुट लाइन तथा "m" नम्बर की आउटपुट लाइनें होती हैं।

#### डिजिटल इलेक्ट्रॉनिक्स

डिस्प्ले युक्तियाँ, बाइनरी एडर सर्किट, एन्कोडर्स डिकोडर्स, मल्टीप्लायर्सर्स तथा डिमल्टीप्लायर्सर्स

81




Fig : 4.17 एन्कोडर

- एन्कोडर इनपुट पर "n" नम्बर की डिजिटल वर्ड को एक्सेप्ट करता है तथा उसे बदल कर "m" बिट की डिजिटल वर्ड आउटपुट पर देता है।
- Encoder एक ऐसा सॉर्जिक परिपथ है जिसमें एक से अधिक इनपुट लाइनें तथा आवश्यक संख्या युक्त आउटपुट लाइनें होती हैं। परन्तु एक समय में केवल एक इनपुट लाइन ही Active होती है।
- Encoder प्रत्येक इनपुट सिग्नल को एक विशेष बाइनरी कोड (जैसे—Binary Number, BCD code, Excess-3 code) में से एक की ऊंचित संख्या में परिवर्तित करता है।

#### 4.9.1 एन्कोडर के प्रकार (Types of Encoders)

- एन्कोडर को निम्नलिखित प्रकार से बोंटा गया है—
  - प्रायोरिटी एन्कोडर (Priority Encoder)
  - डेसिमल से BCD एन्कोडर (Decimal to BCD Encoder)
  - ऑक्टल से बाइनरी एन्कोडर (Octal to Binary Encoder)
  - हेक्साडेसिमल से बाइनरी एन्कोडर (Hexadecimal to Binary Encoder)
- Priority Encoder में इनपुट लाइन को Priority दी जाती है। यदि दो या दो से अधिक लाइन एक समय पर "1" हैं तो अधिक Priority वाली इनपुट लाइन को कॉन्सोडर किया जाएगा।
- डेसिमल से BCD Encoder को 10:4 Encoder भी कहते हैं।





Fig : 4.18 Logic Symbol of IC 74147

- IC 74147 Decimal से BCD Encoder का उदाहरण है जो नीचे चित्र में दर्शाया गया है।
- ऑक्टल से बाइनरी एन्कोडर में 8-इनपुट लाइनें होती हैं तथा 3-आउटपुट लाइनें होती हैं।
- IC 74148 एक ऑक्टल से बाइनरी एन्कोडर है।
- हेक्साडेसिमल से बाइनरी एन्कोडर दो ऑक्टल से बाइनरी एन्कोडर को मिलाकर बनाया जाता है।
- दोनों ऑक्टल से बाइनरी एन्कोडर के आउटपुट को 2:1 मल्टीप्लायर्सर को देने पर हेक्साडेसिमल से बाइनरी एन्कोडर प्राप्त होता है।

#### 4.10 डिकोडर (Decoders)

(UPBTE 2015)

- १. डिकोडर एक कार्यविनेशनल सर्किट है जो  $n$ -विट वाइटरी सूचना को  $2^n$  आउटपुट लाइन में परिवर्तित करता है।
- २. उदाहरण: यदि डिकोडर के इनपुट में दो वाइटरी लाइन हैं तब डिकोडर को आउटपुट पर चार आउटपुट लाइन प्रदान होती है।



वित्र : 4.19 Block Diagram of 2 Line to 4 Line Decoder

- ३. २:४ लाइन डिकोडर के लिए  $A$  तथा  $B$  से इनपुट लाइन हैं तथा  $D_0, D_1, D_2$  तथा  $D_3$  आउटपुट हैं।

Inputs		Outputs			
$A$	$B$	$D_0$	$D_1$	$D_2$	$D_3$
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

वित्र : 4.20 Truth Table of 2 Line to 4 Line Decoder

- ४. डिकोडर के चारों आउटपुट के लिए गृहित्यन एक्सप्रेशन


$$D_0 = \bar{A} \bar{B}$$

$$D_1 = \bar{A} B$$

$$D_2 = A \bar{B}$$

$$D_3 = A B$$

- ५. २ से ४ लाइन डिकोडर का तांजिक ढायग्राम-



वित्र : 4.21 : 2 to 4 Line Decoder


डिस्ट्रो युक्तियाँ, वाइटरी एडर सर्किट, एनकोडर्स डिकोडर्स, मल्टीप्लेक्सर तथा डिमल्टीप्लेक्सर

- ६. IC 74138 एक 3:8 डिकोडर है जिसमें इनपुट में 3 लाइन तथा आउटपुट को तक 8 लाइन होती है। इस प्रकार 4:16 डिकोडर में 4 इनपुट लाइनें तथा 16 आउटपुट लाइनें होती है।
- ७. डिजिटल प्रणाली में डिकोडर वाइटरी सन्दर्भ को डेसीमल अद्यवा अन्य नम्बर प्रणाली में परिवर्तित करता है।
- ८. इसका उपयोग डिजिटल परिवर्यों में डाटा प्रवेश करने के लिए तथा डाटा बाहर लाने के लिए किया जाता है।
- ९. प्रायः डिकोडर दो प्रकार के होते हैं—
  १. डिस्ट्रो डिकोडर
  २. तांजिक डिकोडर।

#### 4.11 मल्टीप्लेक्सर (Multiplexers)

(UPBTE 2013, 15, 16)

- १०. मल्टीप्लेक्सर एक विशेष कार्यविनेशनल सर्किट है जिसमें अनेक इनपुट तथा केवल एक आउटपुट होता है।
- ११. यह एक डेटा सेलेक्टर सर्किट है।
- १२. मल्टीप्लेक्सर एक डिजिटल सर्किट है जो केवल " $n$ " इनपुट में से एक को सेलेक्ट कर आउटपुट पर देता है।
- १३. " $n$ " इनपुट को सेलेक्ट करने के लिए हमें " $m$ " सेलेक्ट लाइन की आवश्यकता होती है, जहाँ  $2^m = n$ ।
- १४.  $E$  को एनेबल इनपुट (enable input) कहते हैं जो कैस्केडिंग (cascading) के लिए आवश्यक है।



वित्र : 4.22.1 An Equivalent Circuit

- १५. मल्टीप्लेक्सर डिजिटल सर्किट की विश्वसनीयता को बढ़ा देता है, क्योंकि यह आउटपुट पर कनेक्शन को कम कर देता है।
- १६. Multiplexer का अर्थ है बहुत-से इनपुटों में से एक को सेलेक्ट करना।
- १७. Multiplexer चिप को Enable/Disable करने के लिए प्रायः चिप में एक Enable pin होती है जोकि प्रायः Low संकेत देता है, अर्थात्  $E = 0$  अवस्था में होने पर Multiplexer चिप पर चांचित प्रचलन करता है।


मल्टीप्लेक्सर के गुण

१. वायर (wire) की संख्या को घटा देता है।
२. वायर (wire) की संख्या घटाने से सर्किट अधिक जटिल नहीं होता है।
३. मल्टीप्लेक्सर को सहायता से हम विभिन्न कार्यविनेशनल सर्किट बना सकते हैं।

#### 4.11.1 मल्टीप्लेक्सर के प्रकार (Types of Multiplexer)

- मल्टीप्लेक्सर के प्रकार हैं—
1. 2 : 1 मल्टीप्लेक्सर
  2. 4 : 1 मल्टीप्लेक्सर
  3. 8 : 1 मल्टीप्लेक्सर
  4. 16 : 1 मल्टीप्लेक्सर

• 2 : 1 मल्टीप्लेक्सर में दो इनपुट, एक सेलेक्ट इनपुट तथा एक एनबल (enable) इनपुट होता है। आउटपुट पर हमें




केवल एक आउटपुट प्राप्त होता है।

• 2 : 1 Multiplexer में आउटपुट  $Y = 1$  केवल दो अवस्थाओं में होगा।

$$\text{जब } Y = E \bar{S} D_0 + E S D_1$$

$$Y = E (\bar{S} D_0 + S D_1)$$

• गेट्स की सहायता से 2 : 1 मल्टीप्लेक्सर का वित्त



• 2 : 1 मल्टीप्लेक्सर को भाँति 4 : 1 मल्टीप्लेक्सर में 4 डाटा इनपुट 2 सेलेक्ट लाइन तथा एक आउटपुट होता है।



• 4 : 1 मल्टीप्लेक्सर में हमें आउटपुट तब High प्राप्त होगा जब सेलेक्ट इनपुट 1 होगा।

#### डिजिटल इलेक्ट्रॉनिक्स

डिस्ट्रो युक्तियाँ, बाइनरी छठर लॉटिंग, एन्कोडर्स डिकोडर्स, मल्टीप्लेक्सर्स तथा डिमल्टीप्लेक्सर्स

	$D_0$	$D_1$	$D_2$	$D_3$
0	0	1	0	$D_0$
0	1	1	0	$D_1$
1	0	0	1	$D_2$
1	1	0	1	$D_3$

Figure 4.25.1




Enable	Select inputs			Output
0	$S_2$	$S_1$	$S_0$	$Y$
1	x	x	x	0
1	0	0	0	$D_0$
1	0	0	1	$D_1$
1	0	1	0	$D_2$
1	0	1	1	$D_3$
1	1	0	0	$D_4$
1	1	0	1	$D_5$
1	1	1	0	$D_6$
1	1	1	1	$D_7$

(b) Truth table

#### 4.12 डिमल्टीप्लेक्सर (Demultiplexers)

(UPBTE 2013, 15)

- ① डिमल्टीप्लेक्सर एक कॉम्बिनेशनल सर्किट है।
- ② डिमल्टीप्लेक्सर में एक इनपुट तथा अंक आउटपुट होते हैं।
- ③ डिमल्टीप्लेक्सर मल्टीप्लेक्सर के विपरीत ऑपरेशन को परफॉर्म (perform) करता है।
- ④ एक डिमल्टीप्लेक्सर में 1 इनपुट "n" आउटपुट तथा  $m$  सेलेक्ट इनपुट होते हैं जो नीचे चित्र में दराये गये हैं।



द्वितीय युवितार्या, बाइनरी एडर सर्किट, एनकोडर्स डिकोडर्स, मल्टीप्लैक्सर्स तथा डिमल्टीप्लेक्सर्स

3. 1 : 8 डिमल्टीप्लेक्सर

4. 1 : 16 डिमल्टीप्लेक्सर

⑤ 1 : 2 डिमल्टीप्लेक्सर में 1 डाटा इनपुट, 1 सेलेक्ट इनपुट एवं एक आउटपुट होता है।

⑥ 1 : 2 डिमल्टीप्लेक्सर की भौति 1 : 4 में डिमल्टीप्लेक्सर 1 डेटा इनपुट, दो सेलेक्ट इनपुट तथा 4 आउटपुट होते हैं, जो नीचे चित्र में दराये गये हैं।

⑦ इस प्रकार 1 : 8 डिमल्टीप्लेक्सर में 1 डाटा इनपुट, 8 आउटपुट तथा 3 सेलेक्ट इनपुट होते हैं तथा 1 : 16 डिमल्टीप्लेक्सर में 1 डाटा इनपुट, 16 आउटपुट तथा 4 सेलेक्ट इनपुट होते हैं।

⑧ IC 74138, IC 74139, IC 74154 तथा IC 74155 कुछ डिमल्टीप्लेक्सर ICs हैं।

#### 4.13 मल्टीप्लेक्सर तथा डिमल्टीप्लेक्सर में तुलना

(Comparison of Multiplexer and Demultiplexer)

मल्टीप्लेक्सर	डिमल्टीप्लेक्सर
कार्यनेशनल	कार्यनेशनल
इनपुट की संख्या	$n$
सेलेक्ट इनपुट की संख्या	$m$
डाटा आउटपुट की संख्या	1
इनपुट/आउटपुट तथा सेलेक्ट लाइन में सब्वन्य	$n = 2^m$
ऑपरेशन सिद्धान्त	Many to 1 या डेटा सेलेक्टर (Data Selector) 1 to Many या डाटा डिस्ट्रिब्यूटर (Data Distributor)
एप्लीकेशन	टाइम डिविजन मल्टीप्लिकेशन (TDM) में सेन्डिंग (Sending) End पर TDM में Receiving End पर

#### प्रश्नावली (Exercise)

1. अंदर-जोड़क की कार्य प्रणाली के बारे में व्याख्या कीजिए।

(UPBTE 2012, 16)


2. पूर्ण जोड़क (full adder) परिपथ, उसकी सत्य तालिका एवं कार्य के बारे में विस्तार से समझाइये। (UPBTE 2011)

#### 4.12.1 डिमल्टीप्लेक्सर के प्रकार (Types of Demultiplexer)

डिमल्टीप्लेक्सर के निम्न प्रकार हैं—

1. 1 : 2 डिमल्टीप्लेक्सर


2. 1 : 4 डिमल्टीप्लेक्सर



3. Full Adder का सर्किट दो Half Adder से बनाएँ एवं सत्यापित टेबिल लिखें। (UPBTE 2010)
4. डिजिटल परिपथों में डिस्प्ले के लिये प्रयोग की जाने वाली युक्तियों का विस्तारपूर्वक वर्णन कीजिए।
5. LEDs तथा LCDs में अन्तर स्पष्ट कीजिए तथा उनको संरचना दीजिए।
6. 7-Segment डिस्प्ले की कार्य प्रणाली को बताइये तथा 14-Segment का भी वर्णन करें।
7. Nixie 7-दृश्य से आप क्या समझते हैं?
8. Common-Anode एवं Common-Cathode 7-सौगंधेन्ट में अन्तर स्पष्ट कीजिए। प्रत्येक का उपयोग बताइये तथा परिपथ बताइये।
9. मल्टीप्लेक्सर का कार्य समझाइये। एक 2 line -to- 1 line मल्टीप्लेक्सर का लॉजिक परिपथ बनाइये तथा सत्य-लॉजिक को भी बताइये।
10. Liquid Crystal display पर एक संक्षिप्त टिप्पणी लिखिये।
11. Multiplexers पर एक टिप्पणी लिखिये। (UPBTE 2013, 15, 16)
12. Digital निकाय में Encoder तथा Decoder के कार्यों को समझाइये। (UPBTE 2015)
13. Encoder से आप क्या समझते हैं?
14. Decoder का वर्णन कीजिए।
15. मल्टीप्लेक्सर तथा डिमल्टीप्लेक्सर में अन्तर स्पष्ट कीजिये। (UPBTE 2013, 15)
16. Demultiplexers का सचित्र वर्णन कीजिए। (UPBTE 2013, 15)
- बहुविकल्पीय प्रश्न**
1. LED किस घायस में कार्य करता है?
- (a) Forward
  - (b) Reverse
  - (c) दोनों
  - (d) इनमें से कोई नहीं
2. Half Adder में कम से कम इनपुट होते हैं—
- (a) 0
  - (b) 3
  - (c) 2
  - (d) 1
3. Full Adder में आउटपुट की संख्या होती है—
- (a) 4
  - (b) 5
  - (c) 2
  - (d) 1
4. LCD प्रदर्शित करता है—
- (a) Liquid Crystal Device
  - (b) Line Crystal Device
  - (c) Liquid Crystal Display
  - (d) Line Crystal Display
5. 4 : 1 MUX में किसीने select इनपुट होते हैं?
- (a) 1
  - (b) 2
  - (c) 3
  - (d) 4

## उत्तर (Answers)

1.(a), 2. (c), 3. (c), 4. (c), 5. (b)




### 5.1 कॉम्बिनेशनल तथा सिवैशियल सर्किट (Combinational and Sequential Circuits)

#### 5.1.1 कॉम्बिनेशनल सर्किट

- \* कॉम्बिनेशनल सर्किट में फॉडबैक का उपयोग नहीं होता है। अतः इसकी आउटपुट केवल वर्तमान के इनपुट पर निर्भर करती है।
- \* कॉम्बिनेशनल सर्किट में मेमोरी नहीं होती है, अतः इसका प्रोविडस स्टेट वर्तमान स्टेट पर कोई प्रभाव नहीं डालता है।
- \* पौन वेसिक गेट्स AND, OR, NOT, NAND तथा NOR कॉम्बिनेशनल सर्किट के उदाहरण हैं।
- \* ADDER तथा SUBTRACTOR भी इसके उदाहरण हैं।

#### 5.1.2 सिवैशियल सर्किट

- \* सिवैशियल सर्किट में फॉडबैक का उपयोग होता है। अतः इसकी आउटपुट वर्तमान के इनपुट के साथ-साथ आउटपुट की वर्तमान अवस्था (present state) पर भी निर्भर करती है, जो इनपुट में फॉडबैक की जाती है।



दित्र : 5.1 बाँड डायग्राम और सिवैशियल सर्किट

- \* इस प्रकार हम कह सकते हैं कि सिवैशियल सर्किट में मेमोरी होती है।
- \* Flip-Flops, Shift Registers तथा Counters सभी सिवैशियल सर्किट के उदाहरण हैं।


### 5.2 पिलाप-फ्लॉप (Flip-Flop)

(UPBTE 2014)

- \* पिलाप-फ्लॉप एक वेसिक डिजिटल मेमोरी परिपथ है।
- \* इसकी दो अवस्थाएँ होती हैं—लॉजिक 0 स्टेट तथा लॉजिक 1 स्टेट।

## डिजिटल हार्डवेरोंनिक्स


- पिलप-प्लॉप को डिजाइन करने के लिए NAND तथा NOR गेटों का उपयोग किया जाता है।



- ऊपर चित्र में NAND गेट की सहायता से पिलप-प्लॉप की डिजाइन को दर्शाया गया है।
- यहाँ दोनों NAND गेट इनवर्टर की भाँति कार्य कर रहे हैं। अतः इसे क्रॉस कपल्ड इनवर्टर (cross coupled inverter) भी कहते हैं।
- चित्र में गेट 1 का आउटपुट गेट 2 के इनपुट में तथा गेट 2 का आउटपुट गेट 1 के इनपुट में जोड़ा गया है।
- क्रॉस कपल्ड इनवर्टर सूचनाओं को स्टॉक करने या तैच करने में सक्षम है, अतः इस सर्किट को तैच (latch) भी कहते हैं।
- तैच एक बाइस्टेटल एसीमेन्ट है जिसके दो स्टेट स्टेट होते हैं।

## 5.3 वर्लॉक सिग्नल (Clock Signal)

- वर्लॉक एक रैटेंगुलर सिग्नल होता है जो कि चित्र में दर्शाया गया है।





- वर्लॉक सिग्नल प्रत्येक  $T$  second याद सुन्दर को दोहराता है। अधिकांश पिलप-प्लॉप वर्लॉक टाइप (clock type) होते हैं जिनकी अवस्था एक नियत दर पर परिवर्तित होती है।
- वर्लॉक पिलप-प्लॉप में अवस्था परिवर्तन केवल वर्लॉक के द्वारा किया जाता है।
- कुछ परिस्थितियों में अवस्था परिवर्तन वर्लॉक के चढ़ते सिरे (leading edge) तथा कुछ में उत्तरे सिरे (falling edge) पर होता है।
- यदि एक वर्लॉक द्वारा उत्पन्न पिलप-प्लॉप को निर्गत  $Q_n$  से इग्निट की जाये तो अगले वर्लॉक द्वारा उत्पन्न निर्गत  $Q_{n+1}$  द्वारा इंगिट होगी।

## पिलप-प्लॉप

## 5.4 S-R पिलप-प्लॉप (S-R Flip-Flop)

- चित्र में NOR गेट प्रयुक्त कर SR पिलप-प्लॉप का परिपथ प्रदर्शित किया गया है।
- यहाँ दो NOR गेट को क्रॉस कपल्ड करके जोड़ा गया है, इससे स्पष्ट है कि NOR गेट 1 का आउटपुट NOR गेट 2 के इनपुट के साथ तथा NOR गेट 2 का आउटपुट NOR गेट 1 के इनपुट के साथ जोड़ा गया है।



$R$	$S$	$Q$	Action
0	0	Last value	No change
0	1	1	Set
1	0	0	Reset
1	1	x	Prohibited State

प्रिय : 5.6 S-R पिलप-प्लॉप की सत्य तालिका

Case 1.  $R = 0, S = 0$ 

- चूंकि NOR इनपुट गेट के इनपुट पर 0 आउटपुट को प्रभावित नहीं करता, अतः पिलप-प्लॉप अपनी पूर्व अवस्था में ही रहेगा अर्थात् आउटपुट  $Q$  पर कोई प्रभाव नहीं पड़ेगा।

Case 2.  $R = 0, S = 1$ 

- चूंकि  $S = 1$ , अतः NOR गेट 2 का आउटपुट  $\bar{Q} = 0$ .

- इससे NOR गेट 1 के दोनों इनपुट 0 हो जाएंगे।

- NOR गेट 1 के दोनों इनपुट 0 होने से आउटपुट  $Q = 1$ .

- इस समय NOR गेट 2 के दोनों इनपुट 1 हो गए हैं, अतः आउटपुट  $\bar{Q} = 0$ .

Case 3.  $R = 1, S = 0$ 

- चूंकि  $R = 1$ , अतः NOR 1 का आउटपुट  $Q = 0$ .

### प्रिलिप-प्लॉप

#### डिजिटल इलेक्ट्रॉनिक्स

92

- जब NOR-2 के दोनों इनपुट 0 हो जाएंगे।

- अतः NOR-2 का आउटपुट  $\bar{Q} = 1$ .

**Case 4.**  $R = 1, S = 1$

- जब  $S = R = 1$  होता है तब दोनों आउटपुट  $Q$  तथा  $\bar{Q}$  का मान 0 हो जाता है अर्थात् दोनों Low स्टेट में आ जाते हैं।

जोकि प्रिलिप-प्लॉप की मूल पाया के विपरीत है।

- प्रिलिप की आउटपुट  $Q$  दूसरी आउटपुट  $\bar{Q}$  का कॉम्प्लीमेंट होना चाहिए। अतः  $R = S = 1$  कभी प्रयुक्त नहीं की जा सकती है।

- जब  $S = R = 1$  होता है तो इस स्थिति को RACE Condition कहते हैं।

#### 5.5 | D प्रिलिप-प्लॉप (D Flip-Flop)

- RS प्रिलिप-प्लॉप में दो डाटा इनपुट  $R$  तथा  $S$  लाइन की आवश्यकता होती है।
- RS प्रिलिप-प्लॉप में HIGH बिट को स्टोर करने के लिए,  $S$  इनपुट HIGH रखी जाती है तथा LOW बिट को स्टोर करने के लिए  $R$  इनपुट HIGH रखी जाती है। इस प्रकार प्रिलिप-प्लॉप के लिए दो सिग्नलों की आवश्यकता होती है।




Fig : 5.7 D प्रिलिप-प्लॉप

- इसके अतिरिक्त  $R$  तथा  $S$  दोनों इनपुट के एक साथ HIGH होने की स्थिति मान्य नहीं है।

- यदि दोनों D प्रिलिप-प्लॉप में डिलॉन नहीं होते हैं। D प्रिलिप-प्लॉप में केवल एक डाटा इनपुट की आवश्यकता होती है।




Fig : 5.8 Symbol of D flip-flop

- D प्रिलिप-प्लॉप में डाटा D तब तक आउटपुट  $Q$  पर प्राप्त नहीं होता जब तक कर्तृक पत्ते CLK टर्मिनल पर नहीं आती।

CLK	D	$Q_{n+1}$
0	x	$Q_n$ (Last value)
1	0	0
1	1	1

#### 5.6 | J-K प्रिलिप-प्लॉप (J-K Flip-Flop)

- J-K प्रिलिप (CLK) Low होती है तब दोनों AND गेट्स Disable रहते हैं। अतः  $D$  की स्टेट में परिवर्तन से आउटपुट प्रभवित नहीं होती।
- J-K प्रिलिप (CLK) High होती है तब दोनों AND गेट्स Enable हो जाते हैं। इस स्थिति में आउटपुट  $Q$  इनपुट  $D$  के समान हो जाती है।

Fig : 5.9 परिवर्तन




Fig : 5.9 परिवर्तन




Fig : 5.10 Symbol of JK Flip-Flops


- चित्र में  $J$  तथा  $K$  कन्ट्रोल इनपुट हैं। परिपथ का प्रयातन बल्टॉक पल्स द्वारा होता है।

CLK	J	K	$Q_{n+1}$	Action
0	x	x	$Q_n$	No change
1	0	0	$Q_n$	No change
1	0	1	0	Reset
1	1	0	1	Set
1	1	1	$\bar{Q}_n$	Toggle

Fig : 5.11 J-K प्रिलिप-प्लॉप की सभ्य तालिका

### डिजिटल हार्डवेयरिंग

- सत्य तालिका में दिखायी गई  $J=K=1$  की स्थिति को रेस एराउन्ड कंडीशन (race around condition) कहते हैं। इस स्थिति में पिलप-फ्लॉप toggle mode में होता है।
- पिलप-फ्लॉप को Race Around Conditions से रोकने के लिए J-K मास्टर-स्लेव पिलप-फ्लॉप का उपयोग किया जाता है।
- मास्टर स्लेव पिलप-फ्लॉप के परिपथ में दो पिलप-फ्लॉप प्रयुक्त किये जाते हैं, एक मास्टर (master) तथा दूसरा स्लेव (slave)।




वित्र : 5.12 J-K Master-Slave पिलप-फ्लॉप

#### 5.7 "T" पिलप-फ्लॉप ("T" Flip-Flop)

- T पिलप-फ्लॉप को टॉगल (toggle) पिलप-फ्लॉप भी Toggle Inputs कहते हैं।
- Toggle Flip-Flop एक प्रकार का JK पिलप-फ्लॉप है जिसमें J तथा K टर्मिनल परस्पर जुड़े होते हैं। इस प्रकार इसमें केवल एक इनपुट टर्मिनल होता है, जिसे "T" से दर्शाया जाता है।

$Q_n$	T	$Q_{n+1}$
0	0	0
0	1	1
1	0	1
1	1	1

वित्र : 5.14 T पिलप-फ्लॉप की सत्य तालिका



वित्र : 5.13 T-पिलप-फ्लॉप

#### 5.8 काउन्टर (Counter)

(UPBTE 2012, 13)

- T पिलप-फ्लॉप में इनपुट पर Trigger Pulse दी जाती है। प्रत्येक Trigger Pulse आने पर पिलप-फ्लॉप आउटपुट बदलती है।
- T पिलप-फ्लॉप का उपयोग रिपल काउन्टर (ripple counter) में किया जाता है।

### प्रत्याखण्ड

- काउन्टर कुछ पिलप-फ्लॉप का समूह होता है जिसमें कर्तृक सिग्नल एस्लाई की जाती है।

● काउन्टर कर्तृक परस्पर की गणना करता है। अतः हम कह सकते हैं कि इसका आगे उपयोग आवश्यित तथा आवश्यकता के मापन में हो सकता है।

#### 5.9 काउन्टर के प्रकार (Types of Counter)

(UPBTE 2015, 16)


- काउन्टर के प्रकार के होते हैं—

1. एसिन्क्रोनस या रिपल काउन्टर (Asynchronous or Ripple Counter)

2. सिंक्रोनस काउन्टर (Synchronous Counter)

##### 5.9.1 एसिन्क्रोनस काउन्टर (रिपल काउन्टर)


- एसिन्क्रोनस काउन्टर में बाहरी कर्तृक सिग्नल केवल एक ही पिलप-फ्लॉप पर एस्लाई की जाती है तथा उस पिलप-फ्लॉप के आउटपुट को दूसरे पिलप-फ्लॉप पर एस्लाई किया जाता है।
- चित्र में 2 बिट का रिपल काउन्टर दर्शाया गया है। यहाँ हम 2 बिट के काउन्टर की बात कर रहे हैं, अतः इसमें 2 पिलप-फ्लॉप का उपयोग होगा।
- इन प्रकार हम कह सकते हैं कि काउन्टर में जितने बिट्स होंगे उतनी पिलप-फ्लॉप की आवश्यकता काउन्टर में होगी। उदाहरण के लिए 4 बिट के काउन्टर में 4 पिलप-फ्लॉप की आवश्यकता होती है।



वित्र : 5.15 रिपल एसिन्क्रोनस काउन्टर धूमिंग T-पिलप-फ्लॉप

- चित्र में Toggle (T) पिलप-फ्लॉप का उपयोग करते हुए काउन्टर बनाया गया है। T पिलप-फ्लॉप की बजाए JK पिलप-फ्लॉप की भी उपयोग करते हुए भी काउन्टर डिजाइन किया जा सकता है जो जैव चित्र में दर्शाया गया है।


- चित्र में दोनों पिलप-फ्लॉप के J एवं K इनपुट को Logic 1 से जोड़ा गया है तथा दोनों आउटपुट को क्रमसे Q\_A एवं Q\_B से दर्शाया गया है।



वित्र : 5.16 रिपल एसिन्क्रोनस काउन्टर धूमिंग J-K पिलप-फ्लॉप

### 5.9.2 सिन्फोनस काउन्टर (Synchronous Counter)

- सिन्फोनस काउन्टर में बहरी बल्लौक पल्स सभी फिल्प-फ्लॉप पर एक समय पर एसाई की जाती है।
- यदि काउन्टर सिन्फोनस काउन्टर का एक उदाहरण है।
- नीचे चित्र में 2 घिन्दे का सिन्फोनस काउन्टर JK-फिल्प-फ्लॉप का उपयोग करके डिजाइन किया गया है।
- सिन्फोनस काउन्टर में गभी फिल्प-फ्लॉप पर कलौंक पल्स एक साथ एसाई की जाती है जिससे प्रोप्रेशन डिले (propagation delay) की समर्पण क्षमता ज्यादा हो जाती है।



पिन : 5.17 2 घिन्दे सिन्फोनस काउन्टर

- प्रोप्रेशन डिले में कभी के कारण सिन्फोनस काउन्टर, एसिन्फोनस काउन्टर की तुलना में अधिक बल्लौक आवृत्ति पर ऑपरेट होता है।

### 5.10 काउन्टर का मोड्युलस (Modulus of Counter)

- 2 घिन्दे रिपल काउन्टर को MOD-4 काउन्टर कहते हैं तथा 3 घिन्दे रिपल काउन्टर को MOD-8 काउन्टर कहते हैं।
- इस प्रकार  $n$ -घिन्दे रिपल का मोड्युलो- $N$  काउन्टर कहते हैं,

$$\text{जहाँ } \text{MOD number} = 2^n$$


- काउन्टर का भाइलस उस स्टेट की संख्या को व्यक्त करता है जिससे काउन्टर अपने ऑपरेशन को प्रोप्रेस करता है। उदाहरण— मोड्युलो-5 काउन्टर को डिजाइन कीजिए।

हल—मोड्युलो-5 काउन्टर को डिजाइन करने के लिए 3 घिन्दे रिपल काउन्टर का प्रयोग करते हैं जिसके लिए निम्न steps का प्रयोग करते हैं—

Step 1: MOD-5 काउन्टर का स्टेट डायग्राम खोजना।

Step 2: रिसेट (reset) लॉजिक का Truth Table खोजना।

- सत्य तालिका में 0 से 4 तक के स्टेट वैलिड (valid) होते हैं तथा रिसेट लॉजिक का आउटपुट उनके लिए Inactive (1) है।



पिन : 5.18 State Diagram of MOD-5 Ripple Counter

State	Flip-Flop Output			Output (Y)
	$Q_C$	$Q_B$	$Q_A$	
0	0	0	0	1
1	0	0	1	1
2	0	1	0	1
3	0	1	1	1
4	1	0	0	1
5	1	0	1	0
6	1	1	0	0
7	1	1	1	0

Valid States

Invalid States

- स्टेट 5, 6 या 7 इनवॉल्ड स्टेट हैं।

$Q_C$	$Q_B$	00	01	11	10
0	1	1	1	1	0
1	0	1	1	0	1


पिन : 5.19

Step 3 : आउटपुट  $Y$  को सरल करना।

$$Y = \bar{Q}_C + \bar{Q}_B + \bar{Q}_A$$

Step 4 : लॉजिक डायग्राम

- MOD-5 रिपल काउन्टर का लॉजिक परिपथ चित्र में दर्शाया गया है।



पिन : 5.20 Logic diagram of MOD-5 ripple counter

**5.11 सिन्फोनस एवं एसिन्फोनस काउन्टर में तुलना**  
(Comparison of Synchronous and Asynchronous Counters)

क्र० सं.	प्रारंभिक	सिन्फोनस काउन्टर	एसिन्फोनस काउन्टर
1.	परिपथ	सरल	जटिल
2.	कनेक्शन पैटर्न	पहले फिल्प-फ्लॉप का आउटपुट दूसरे फिल्प-फ्लॉप के लिए कर्तृक पल्स का दूसरे फिल्प-फ्लॉप को कनेक्शन नहीं होता।	पहले फिल्प-फ्लॉप का आउटपुट एवं फिल्प-फ्लॉप के लिए कर्तृक पल्स का दूसरे फिल्प-फ्लॉप को कनेक्शन नहीं होता।
3.	कर्तृक इनपुट	सभी फिल्प-फ्लॉप पर एक साथ कर्तृक इनपुट नहीं होती।	सभी फिल्प-फ्लॉप पर एक साथ कर्तृक इनपुट प्राप्त करते हैं।
4.	प्रोप्रोग्राम डिले	अधिक	कम
5.	प्रोक्रेसी ऑफ ऑपरेशन	अधिक प्रोप्रोग्राम डिले के कारण कम प्रोक्रेसी ऑफ ऑपरेशन होता है।	कम प्रोप्रोग्राम डिले के कारण अधिक होता है।

**5.12 काउन्टर एप्लीकेशन (Counter Application)**




\* विभिन्न प्रकार के काउन्टर के कई उपयोग हैं जो नीचे दर्शाये गये हैं—

1. प्रोक्रेसी आउन्टर में
2. डिजिटल घोल्डेर में
3. डिजिटल बोल्टमीटर में
4. एनलॉग से डिजिटल कनवर्टर में
5. डिजिटल डिवाइडर सर्किट में
6. प्रोक्रेसी डिवाइडर सर्किट में
7. टाइम मेजरेन्ट में

**5.13 शिफ्ट रजिस्टर्स (Shift Registers)**

- \* कर्तृक पल्स के कारण रजिस्टर में बाइनरी डाटा एक फिल्प-फ्लॉप से दूसरे फिल्प-फ्लॉप में मूव करते हैं। वह रजिस्टर जिसमें इस प्रकार का डाटा दास्टाफर होता है, शिफ्ट रजिस्टर्स (shift register) कहलाता है।
- \* शिफ्ट रजिस्टर का उपयोग डाटा को स्टोर करने में, डाटा को ट्रांस्फर करने में तथा कुछ अर्थमेटिक एवं ताजिक (logic) ऑपरेशन में होता है।
- \* रजिस्टर कुछ फिल्प-फ्लॉप का समूह होता है। प्रयेक फिल्प-फ्लॉप एक कॉमन (common) कर्तृक को शेयर करते हैं तथा 1 बिट को स्टोर करते हैं।
- \* n-बिट रजिस्टर में n-फिल्प-फ्लॉप होते हैं तथा यह n-बिट सूचना को स्टोर करते हैं।

**फिल्प-फ्लॉप**

S.No.	Mode of operation	Illustration	Comment
1.	Serial input serial output (serial shift right)		Data bits shift from left to right by 1 position per clock cycle.
2.	Serial input serial output (serial shift left)		Data bits shift from right to left by 1 position per clock.
3.	Serial input parallel output.		All output bits are made available simultaneously after 4-clock pulses.
4.	Parallel input serial output.		All inputs are loaded simultaneously but output bit-by-bit.


**5.14 मोड ऑपरेशन (Mode of Operation)**

\* शिफ्ट रजिस्टर को ऑपरेट करने के विभिन्न मोड निम्नवत् हैं—

1. सीरियल इनपुट सीरियल आउटपुट (Serial Input Serial Output)
2. सीरियल इनपुट पैरलल आउटपुट (Serial Input Parallel Output)
3. पैरलल इनपुट सीरियल आउटपुट (Parallel Input Serial Output)
4. पैरलल इनपुट पैरलल आउटपुट (Parallel Input Parallel Output)


**5.14.1 Serial Input Serial Output (SISO)**

\* सीरियल इनपुट सीरियल आउटपुट टाइप का शिफ्ट रजिस्टर चित्र में दर्शाया गया है।



चित्र : 5.21 सीरियल इनपुट सीरियल आउटपुट

- \* मान लेंजि ग्राम्प में सभी फिल्प-फ्लॉप रिसेट अवश्य में हैं, i.e.,  $Q_3 = Q_2 = Q_1 = Q_0 = 0$
- \* इसके बाद हमने एक 4 बिट की बाइनरी संख्या 1111 को रजिस्टर के इनपुट पर एकाई किया।
- \* बाइनरी संख्या का एक-एक बिट फिल्प-फ्लॉप 3, फिल्प-फ्लॉप 2, फिल्प-फ्लॉप 1, फिल्प-फ्लॉप 0 से होता हुआ शिफ्ट हो जाएगा।
- \* यहाँ दिया गया इनपुट फिल्प-फ्लॉप के साथ सीरियल में जोड़ा गया है, अतः इसे सीरियल शिफ्ट रजिस्टर भी कहते हैं।
- \* शिफ्ट रजिस्टर के ऑपरेशन के विभिन्न मोड को चित्र की सहायता से दर्शाया गया है।



#### 5.14.2 Serial Input Parallel Output (SIPO)

SIPO में डाटा को सीरियल से प्रवेश कराया जाता है परन्तु हमें पैरलल डाटा आउटपुट प्राप्त होता है। SIPO का स्पॉड ऑपरेशन SISO की भाँति होता है।




Fig : 5.22 Illustration of serial input parallel output mode.

#### प्रिलप-पलौप

##### 5.14.3 Parallel In Serial Out (PISO)

PISO में डाटा को पैरलल में इनपुट किया जाता है। यहाँ हमें प्राप्त आउटपुट डाटा सीरियल में मिलता है।




Fig : 5.23 Parallel in serial out shift register.

##### 5.14.4 Parallel In Parallel Out (PIPO)

नीचे चित्र में Parallel In Parallel Out मोड को दिखाया गया है।




Fig : 5.24 Parallel in parallel out shift register.

PIPO में डाटा को पैरलल में प्रवेश कराते हैं तथा आउटपुट डाटा पैरलल में प्राप्त होता है।

#### 5.15 शिफ्ट रजिस्टर का एप्लीकेशन (Application of Shift Registers)

- १. शिफ्ट रजिस्टर के अनुप्रयोग निम्नवत् हैं-
  १. टेलरी डाटा को स्टोर करने में
  २. सीरियल से पैरलल कनवर्टर में
  ३. पैरलल से सीरियल कनवर्टर में

4. रिप काउन्टर में
5. विलो स्लैट में
6. द्वय विलोप में

### प्रश्नावली (Exercise)


1. काउन्टर और रिलेटर के अनुपयोग के बारे में बताये। (UPBTE 2012)
2. रिलेटर की वार्च विलो के बारे में व्याख्या कीजिए। (UPBTE 2011)
3. विलोविलोट को सत्य वालिका बायडर समझाइए—
  - (a) D-Flip-Flop
  - (b) S-R Flip-Flop
  - (c) J-K Flip-Flop
  - (d) T-Flip-Flop
4. Combinational तथा Sequential Circuits से आप क्या जानते हैं? (UPBTE 2014)
5. विल-स्लौट को समझाइए।
6. ब्लॉक सिलेक्ट का संचयन करें।
7. विल-स्लौट क्या है? उस S-R विल-स्लौट को सभी विलों का जारीन कीजिए।
8. D विल-स्लौट को विलेट से समझाइए।
9. JK विल-स्लौट क्या है? JK Master-Slave विल-स्लौट को समझाइए।
10. ट्रांजिट विल-स्लौट (T-Flip-Flop) का सत्य वालिका द्वारा समझाइए।
11. काउन्टर किसे कहते हैं?
12. काउन्टर किसे ब्लॉक के होते हैं? ब्लॉक काउन्टर का वर्णन कीजिए। (UPBTE 2012)
13. विल काउन्टर से आप क्या जानते हैं?
14. काउन्टर के ब्लॉक्स को उदाहरण सहित समझाइए। उषा सभी Steps का वर्णन कीजिए।
15. Synchronous तथा Asynchronous काउन्टर में अतर स्थर कीजिए। (UPBTE 2015, 16)
16. Shift Register से आप क्या जानते हैं? इसके Mode of Operation का वर्णन कीजिए।

### द्विउक्तीय प्रवन

1. विल काउन्टर \_\_\_\_\_ के समान कार्य करता है—
  - (a)  $2^n : 1$  काउन्टर
  - (b)  $2 : 1$  काउन्टर
  - (c)  $2n : 1$  काउन्टर
  - (d)  $n : 1$  काउन्टर
2. Race condition ज्ञान होती है—
  - (a) कॉम्बिनेशन स्लॉट में (In combinational circuits)
  - (b) एस्यूनेशन स्लॉट में (In asynchronous circuits)
  - (c) सिलेक्टन स्लॉट में (In synchronous circuits)
  - (d) डिजिटल सर्किट में (In digital circuits)

### विल-प्रॉप्री

3. CMOS इनवर्टर में—
  - (a) एक गैटवर N चैनल तथा एक P चैनल होता है।
  - (b) दोनों ऐनहैन्समेन्ट टाइप होते हैं।
  - (c) दोनों N चैनल होते हैं परन्तु एक ऐनहैन्समेन्ट टाइप तथा दूसरा डिसीरेट टाइप होता है।
  - (d) एक ऐनहैन्समेन्ट टाइप तथा दूसरा डिसीरेट टाइप होता है।
4. एस्टेबिल (astable) मल्टीएडिटर को ..... होती है—
  - (a) 2 स्थायी अवस्थाएँ (2-stable states)
  - (b) 1 स्थायी तथा 1 quasistable states
  - (c) 2 quasistable states
  - (d) इनमें से कोई नहीं।
5. डिसीरेट टाइप तथा ऐनहैन्समेन्ट टाइप NMOS में मुख्य अन्तर है—
  - (a) डिसीरेट टाइप में एक +V वैसोल्ड होता है।
  - (b) डिसीरेट टाइप में एक  $V_P$  निरीटिव होता है।
  - (c) ऐनहैन्समेन्ट टाइप को दोनों मोहर्स में प्रचलित किया जा सकता है।
  - (d) डिसीरेट टाइप को दोनों मोहर्स में प्रचलित किया जा सकता है।
6. निम्न परीपद में प्राप्त होता है—




- (a) मास्टर-स्लैव एक्सेल
- (b) डिले गेट
- (c) ट्रांजिट विल
- (d) इनमें से कोई नहीं।
7. विल-फॉले एक ..... होता है—
  - (a) 1-bit स्टोरेज हैल
  - (b) 2-bit स्टोरेज हैल
  - (c) 3-bit स्टोरेज हैल
  - (d) 4-bit स्टोरेज हैल
8. D विल-स्लौट तथा T विल-स्लौट का उपयोग क्रमशः ..... के समान होता है—
  - (a) ट्रांजिट विल
  - (b) डिले गेट एवं ट्रांजिट विल
  - (c) दोनों डिले गेट के समान
  - (d) दोनों ट्रांजिट विल के समान
9. सबर्षिक गैट (fastest A/D) कनवर्टर है—
  - (a) कॉम्प्रोटर कनवर्टर
  - (b) काउन्टर टाइप कनवर्टर
  - (c) सक्सेलिव एक्सेलमेन्ट टाइप कनवर्टर
  - (d) द्वुएल स्लौट कनवर्टर।
10. 60 पल्स काउन्टर करने के लिए प्रमुखत काउन्टर में फिल-स्लौट को सख्त होगा—
  - (a) 4
  - (b) 6
  - (c) 8
  - (d) 10

11. पर्यावरण में गलती नामेवा यही होती है—  
 (a) 2 स्टेबिल रेट  
 (b) 1 स्टेबिल रेट  
 (c) 2 quasistable रेट  
 (d) इनमें से कोई नहीं
12. एक SR गिलप-पल्सी में  $S = R = 1$  है। गिलप-पल्सी जीव आउटपुट होता है—  
 (a) 1  
 (b) 0  
 (c) Infinite  
 (d) Ambiguous or Indeterminate
13. यदि एक JK गिलप-पल्सी में K इनपुट, J इनपुट का इनवर्जर है तब पर्यावरणीय गिलप-पल्सी होता है—  
 (a) SR गिलप-पल्सी  
 (b) JK गिलप-पल्सी  
 (c) D गिलप-पल्सी  
 (d) T गिलप-पल्सी
14. यादगी काउन्टर डिजिट्स करने के लिए उपयुक्त गिलप-पल्सी है—  
 (a) D टाप  
 (b) SR टाप  
 (c) रोप  
 (d) JK टाप
15. एक-शिर्ष JK गिलप-पल्सी द्वारा निर्धारित गिलप काउन्टर में ..... पर पस्त इनपुट दी जाती है—  
 (a) सभी गिलप-पल्सी के बर्टाक इनपुट पर  
 (b) एक गिलप-पल्सी के J तथा K इनपुट पर  
 (c) सभी गिलप-पल्सी के J तथा K इनपुट पर  
 (d) आपसी गिलप-पल्सी की आउटपुट तथा साथ 'toggle' करती है, जब—
- (a)  $J = 1; K = 0$   
 (b)  $J = 0; K = 1$   
 (c)  $J = 1; K = 1$   
 (d)  $J = 0; K = 0$
16. एक इलेक्ट्रॉनिक पर्सी (clock) जीव पर्यावरणीय 32 kHz है। इस पर्यावरणीय को डिजाइन कर 1Hz तक राते के लिए आवश्यक है—  
 (a) दो डिकेंड काउन्टर, एक 2-bit यादगी काउन्टर तथा एक T गिलप-पल्सी  
 (b) दो डिकेंड काउन्टर, एक 4-bit यादगी काउन्टर तथा एक T गिलप-पल्सी  
 (c) एक 4-bit यादगी काउन्टर तथा एक T गिलप-पल्सी तथा एक डिकेंड काउन्टर  
 (d) चार 4-bit यादगी काउन्टर तथा एक डिकेंड काउन्टर
18. निम में रीकॉर्डिंग सर्किट है—  
 (a) AND गेट  
 (b) NAND गेट  
 (c) यादगीवाल गलती नामेवा  
 (d) Ex-OR गेट

### उत्तर (Answers)

1. (a), 2. (b), 3. (b), 4. (c), 5. (c), 6. (c), 7. (a), 8. (b), 9. (b), 10. (a), 11. (b), 12. (c), 13. (d), 14. (c),  
 15. (a), 10. (b), 17. (b), 18. (b).



#### 6.1 मल्टीवाइब्रेटर (Multivibrators)

- Φ मल्टीवाइब्रेटर एक इलेक्ट्रॉनिक सर्किट है जो स्क्वायर वेव (square wave) को उत्पन्न करता है।
- Φ मल्टीवाइब्रेटर एक विविध परिपथ है जो धौधीवाय पीड़ियों (positive feedback) के अधीक्षण पर निर्भए करता है।
- Φ मल्टीवाइब्रेटर निम्न तीन प्रकार के होते हैं—
  1. पर्यावरणीय मल्टीवाइब्रेटर (Astable or Free Running Multivibrator)
  2. योनोस्टेबिल या घन-शूट मल्टीवाइब्रेटर (Mono stable or One-shot Multivibrator)
  3. बाईस्टेबिल या गिलप-पल्सी मल्टीवाइब्रेटर (Bistable or Flip-Plop Multivibrator)

#### 6.2 एस्टेबिल मल्टीवाइब्रेटर (Astable Multivibrator)

- Φ यह मल्टीवाइब्रेटर जो यादगी ट्रिगरिंग पल्स (triggering pulse) के स्क्वायर वेव (square wave) उत्पन्न करता है, पर्यावरणीय मल्टीवाइब्रेटर कहलाता है।
- Φ एस्टेबिल मल्टीवाइब्रेटर में कोई स्टेबिल स्टेट नहीं होती। इसमें हो जाती स्टेबिल (quasi-stable) स्टेट होते हैं।





Fig : 6.1 Astable Multivibrator


- Φ पर्यावरणीय मल्टीवाइब्रेटर स्क्वायर वेव (square wave) उत्पन्न करता है।
- Φ नीचे चित्र में दो ट्रांजिस्टर  $Q_1$  तथा  $Q_2$  का अप्रोग करते हुए पर्यावरणीय मल्टीवाइब्रेटर को दर्शाया गया है।
- Φ मल्टीवाइब्रेटर के सर्किट में दो CE एम्पलीफायर हैं जो एक-दूसरे के लिए धौधीवाय का कार्य करते हैं।
- Φ CE एम्पलीफायर के दोनों स्टेट बदलता है जिसके कारण  $R_1 = R_4$  तथा यादगींग रजिस्टर  $R_2 = R_3$ ।
- Φ ट्रांजिस्टर  $Q_1$  का आउटपुट  $Q_2$  के इनपुट के साथ तथा  $Q_2$  का आउटपुट  $Q_1$  के साथ युग्मित (coupled) होता है।

### डिजिटल इलेक्ट्रॉनिक्स



### मल्टीवाइब्रेटर तथा A/D, D/A कनवर्टर्स

#### कार्य प्रणाली (Principle of Operation)




- ५ जब  $V_{cc}$  को सप्लाई जाता है तो कलेक्टर कोटने  $Q_1$  तथा  $Q_2$  में फ्लो होती है जिसके कारण कैपेसिटर  $C_1$  तथा  $C_2$  चालू होना प्राप्त कर देता है।
- ६ यानि प्राप्त में दूजिस्टर  $Q_1$  में अधिक चालन होता है जिसके कारण इसकी कलेक्टर योल्टेज कम होने लगता है।
- ७  $Q_1$  के कलेक्टर पर इस गिरती हुई योल्टेज का नियोटिव सिग्नल (negative signal) कैपेसिटर  $C_1$  के द्वारा  $Q_2$  के बेस को प्राप्त होता है जिससे  $Q_2$  कट-ऑफ (cut-off) पर आ जाता है तथा  $Q_1$  की कलेक्टर योल्टेज बढ़कर  $V_{cc}$  के लगभग बराबर हो जाता है।
- ८  $Q_2$  के कलेक्टर पर बहती हुई पॉजिटिव योल्टेज कैपेसिटर  $C_1$  के द्वारा दूजिस्टर  $Q_1$  के बेस पर पहुंचती है जिससे  $Q_1$  सैत्रोशन (saturation) की स्थिति में आ जाता है।
- ९ कैपेसिटर  $C_1$  के अन्वेषित क्रिया प्राप्त होने पर  $Q_2$  की बेस एंटर्पर संविधान बदल बायस में आ जाती है तथा  $Q_2$  में चालू होना प्राप्त हो जाता है।
- १० इस क्रिया के बाद  $Q_1$  कट-ऑफ (cut-off) अवस्था में,  $Q_2$  चालू अवस्था में तब तक रहता है जब तक  $C_2$  अन्वेषित नहीं हो जाता।
- ११ यह क्रिया निरन्तर चलती रहती है तथा हमें चालूकार तरंग (square wave) प्राप्त होती रहती है।

### 6.3 मोनोस्टेबिल मल्टीवाइब्रेटर (Monostable Multivibrator)


(UPBTE 2012)

- १ वह मल्टीवाइब्रेटर जिसका एक दूजिस्टर ON स्टेट में होता है तथा दूसरा OFF स्टेट में होता है, मोनोस्टेबिल मल्टीवाइब्रेटर कहलाता है।
- २ मोनोस्टेबिल मल्टीवाइब्रेटर में एक क्षासी-स्टेबल (half stable) स्टेट होता है।
- ३ मोनोस्टेबिल मल्टीवाइब्रेटर अपने प्रत्येक इनपुट ट्रिगर पल्स के लिए एक सिंगल आउटपुट देता है।



### 6.4 बाइ-स्टेबिल मल्टीवाइब्रेटर (Bistable Multivibrator)


(UPBTE 2015, 16).



- ४ वह मल्टीवाइब्रेटर जिसके पास दो स्टेबिल स्टेट (stable state) होते हैं, बाइ-स्टेबिल मल्टीवाइब्रेटर कहलाता है।
- ५ पहले इनपुट पल्स का प्रयोग स्वचालय वेव (square wave) के अर्धचक (half cycle) को जेनरेट करने में होता है तथा दूसरी इनपुट पल्स का प्रयोग स्वचालय वेव के अगले अर्धचक को जेनरेट करने में होता है।

## कार्य-प्रणाली (Principle of Operation)

- बाइस्टेटिल मल्टीवाइब्रेटर का परिपथ चित्र 6.6 में दरखाया गया है जिसमें दो ट्रांजिस्टर  $Q_1$  तथा  $Q_2$  प्रयोग किए गए हैं।
- ट्रांजिस्टर  $Q_1$  का आउटपुट  $Q_2$  के बेस को तथा  $Q_2$  का आउटपुट  $Q_1$  के बेस को पुनः निवाट (feedback) की गई है।



चित्र : 6.6 बाइस्टेटिल मल्टीवाइब्रेटर का परिपथ

- प्रवर्धकों का संयोजन इस प्रकार किया जाता है कि एक ट्रांजिस्टर सेचुरेशन में हो तथा दूसरा कट-ऑफ में हो।
- मान कियी अवस्था में  $Q_1$  तथा  $Q_2$  के कलोक्टर में  $I_1$  तथा  $I_2$  घाराएँ प्रवाहित हो रही हैं।
- यदि किसी समय  $I_1$  में क्षणिक करो होती है तब ट्रांजिस्टर  $Q_1$  का कलोक्टर विभव बढ़ने लगता है। इससे  $Q_2$  के बेस बायस में चुम्ही होती तथा  $Q_1$  का बेस-बायस कम हो जाएगा।
- यह किया तब तक चलती है जब तक  $Q_2$  सेचुरेशन में तथा  $Q_1$  OFF अवस्था में नहीं आ जाते।
- बाइस्टेटिल मल्टीवाइब्रेटर की दो स्थायी अवस्था इस प्रकार हैं—


1. ट्रांजिस्टर  $Q_1$  "OFF" तथा  $Q_2$  "ON"2. ट्रांजिस्टर  $Q_1$  "ON" तथा  $Q_2$  "OFF"

- बाइस्टेटिल मल्टीवाइब्रेटर सर्किट का वह समय जिसमें एक ट्रांजिस्टर से चालन दूसरे ट्रांजिस्टर को स्थानान्तरित होता है, द्विशन समय (transition time) कहलाता है।

## 6.5 रिमट ट्रिगर (Schmitt Trigger)

- रिमट ट्रिगर एक स्थिरिंग परिपथ है जो डिजिटल प्रणालियों में प्रयोग किया जाता है।
- रिमट ट्रिगर की स्थायी अवस्था इनपुट बोल्टेज के आधार पर निर्धारित होती है।
- रिमट ट्रिगर को एमिटर कपल्ड बाइनरी (emitter coupled binary) भी कहते हैं।

## मल्टीवाइब्रेटर तथा A/D, D/A कनवर्टर



चित्र : 6.7 Schmitt Trigger

- रिमट ट्रिगर थीमी गति से परिवर्तनशील तरंग को ऐसी बांकाकार तरंग में बदलता है जिसका Rise तथा Fall समय बहुत कम होता है।
- इसकी एक स्थायी अवस्था होती है तथा इनपुट देने पर तेजी से दूसरी अवस्था में आ जाती है।

## कार्य-प्रणाली (Principle of Operation)

- चित्र 6.7 में रिमट ट्रिगर का परिपथ प्रदर्शित किया गया है।
- जब परिपथ को कोई इनपुट ( $V_i$ ) नहीं दी जाती है तब ट्रांजिस्टर  $Q_1$  "OFF" स्टेट में तथा ट्रांजिस्टर  $Q_2$  "ON" में होता है।
- रिमट ट्रिगर के परिपथ में इनपुट बोल्टेज के दो निरिवत मान Upper Trigger Potential (UTP) तथा Lower Trigger Potential (LTP) होते हैं जो परिपथ को एक रियर अवस्था से दूसरी अवस्था में दिव्वत करते हैं।
- UTP के लिए इनपुट बोल्टेज  $V_i$  का मान  $V_E$  से इतना अधिक होना चाहिये कि यह ट्रांजिस्टर  $Q_1$  के एमिटर बेस जेक्सन को प्लाईवर्ड बायस में से आए तथा  $Q_1$  में बेस घारा प्रवाहित होने लगे।
- इनपुट बोल्टेज  $V_i$  का मान, जिस पर परिपथ की अवस्था में परिवर्तन होता है, UTP के लिए अलग तथा LTP के लिए अलग होती है।
- रिमट ट्रिगर में परिपथ की अवस्था परिवर्तन के लिए इनपुट की बढ़ती हुई स्थिति तथा गिरती हुई स्थिति का अन्तर Hysteresis कहलाता है।

## 6.6 मल्टीवाइब्रेटर तथा रिमट ट्रिगर के अनुप्रयोग

(Application of Multivibrator and Schmitt Trigger).

अनुप्रयोग	परिपथ	उपयोग	प्रयोग
1. बाइस्टेटिल मल्टीवाइब्रेटर	दो स्थायी अवस्थाएँ	पैमोटी, गणितीय और प्रोसेस	
2. मोटोर स्टेटिल मल्टीवाइब्रेटर	एक स्थायी अवस्था तथा एक क्वासी-स्थायी अवस्था	वेव जेनरेटर, गेटिंग परिपथ	


3.	एस्ट्रेचिल मल्टीवाइब्रेटर	दो ब्वासी-स्थायी अवस्था	स्वचाल वेव जेरोटर, दोनों
4.	रिपट ड्राइवर	एक अस्थायी अवस्था तथा दूसरी अवस्था का नियंत्रण UTP तथा LTP	A/D कनवर्टर, पल्स काउंटर

### 6.7 | A/D तथा D/A कनवर्टर्स (A/D and D/A Converters)

- माइक्रोप्रोसेसर, इस्ट्रक्शन एवं डाटा को केवल बाइनरी फॉर्म (डिजिटल फॉर्म) में स्वीकार करता है तथा डिजिटल फॉर्म में एडेस और डाटा प्रदान करता है। इसके विपरीत कुछ सिग्नल एनेलॉग प्रकृति के होते हैं।
- अतः वास्तविक सिग्नलों को डिजिटल प्रोसेसिंग के लिए एनेलॉग सिग्नलों को डिजिटल सिग्नलों में परिवर्तित किया जाता है तथा डिजिटल प्रोसेसिंग के पश्चात् प्राप्त डिजिटल सिग्नलों को वास्तविक उपयोग में लाने के लिए एनेलॉग सिग्नल में परिवर्तित किया जाता है।
- एनेलॉग सिग्नलों से डिजिटल में परिवर्तित करने को क्रिया Analog to Digital Conversion कहलाती है तथा इस प्रयोजन के लिए प्रयुक्त प्रणाली Analog to Digital Converter (A/D कनवर्टर) कहलाती है।
- डिजिटल सिग्नलों से एनेलॉग में परिवर्तित को क्रिया Digital to Analog Conversion कहलाती है तथा इसे लिए प्रयुक्त प्रणाली Digital Analog Converter कहलाती है।

### 6.8 | डिजिटल से एनेलॉग कनवर्टर्स (Digital to Analog Converters)

- डिजिटल से एनेलॉग कनवर्टर्स का मूल फंक्शन N-बिट बाइनरी इनपुट को एनेलॉग आउटपुट में बदलता है।
- D/A कनवर्टर्स N : 1 मल्टीप्लिकेशन के समान होता है। अन्य केवल यह है कि D/A Converter सभी डिजिटल इनपुट को एक साथ ही एक ही समय पर एनेलॉग में परिवर्तित कर देता है जबकि मल्टीप्लिकेशन में आउटपुट कन्वर्टर लाइन पर डिस्पैच करता है।




सिवा : 6.8 D/A Converters

### 6.9 | डिजिटल से एनेलॉग में बदलने की विधियाँ (Digital to Analog Conversion Techniques)

- डिजिटल से एनेलॉग में परिवर्तित करने को दो विधियाँ हैं—
  - परिवर्ती प्रतिरोधी D/A कनवर्टर
  - R-2R लेडर D/A कनवर्टर
- 6.9.1 परिवर्ती प्रतिरोधी D/A कनवर्टर (Weighted Resistor D/A Converter)
- चित्र 6.9 में परिवर्ती प्रतिरोधी D/A कनवर्टर का परिपथ दर्शाया गया है जिसमें  $V_{REF}$  रैफ्लेक्शन बोर्ड को दर्शाता है।

- परिपथ में इनपुट रजिस्टर प्रैसिजन रजिस्टर (precision resistor) है जिससे एकुरेट (accurate) इनपुट को प्राप्त होता है।



सिवा : 6.9 D/A converter with binary weighted resistor (4-bit)

- परिपथ में प्रयुक्त विचरण खुली या बन्द दो स्थितियों में हो सकती है।
- बन्द सभी विचरण खुली होने तक सभी इनपुट करेन्ट शून्य होंगे तथा बन्द सभी विचरण बन्द होंगे तब Weighted Input Current द्वारा आउटपुट करेन्ट जनरेट होगा।
- सभी विचरण बन्द होने की स्थिति में  $D_3 = D_2 = D_1 = D_0 = I$  होगा।

इन समय

$$I_3 = \frac{V_{REF}}{R}$$

$$I_2 = \frac{V_{REF}}{2R}$$

$$I_1 = \frac{V_{REF}}{4R}$$

$$I_0 = \frac{V_{REF}}{8R}$$

- सभी विचरणों के बन्द होने की स्थिति में आउटपुट करेन्ट सभी इनपुट करेन्ट के योग के बराबर होता है।

$$I = I_0 + I_1 + I_2 + I_3$$


$$I = \frac{V_{REF}}{R} (1 + 0.5 + 0.25 + 0.125)$$

$$I = 1.875 \frac{V_{REF}}{R}$$

- विचरणों को बन्द करने तथा खुले रखने से 16 विभिन्न आउटपुट करेन्ट प्राप्त होंगे जिनका मान 0 से  $1.875 V_{REF}/R$  के बीच में होगा।

### 6.10 एनेलॉग से डिजिटल कनवर्टर्स (Analog to Digital Converters)

- एनेलॉग से डिजिटल कनवर्टर DAC के विपरीत फंक्शन देता है तथा यह  $(1:N)$  डिमल्टीसोस्यटर के समान होता है।



- ADC में दो कन्ट्रोल लाइन होती हैं, START तथा EOC।
- START कन्ट्रोल लाइन ADC को कनवर्टन स्टार्ट होने को सूचना देता है तथा EOC (End of Conversion) कनवर्टन समाप्त होने को सूचना देता है।

### 6.11 एनेलॉग से डिजिटल में बदलने की विधियाँ (Analog to Digital Conversion Techniques)


- एनेलॉग से डिजिटल में बदलने को कुछ विधियाँ निम्न हैं—

(UPBTE 2013, 14)

- सर्वों विधि
- डिजिटल रैम A/D कनवर्टर
- सर्वसिव एप्रोक्सिमेशन A/D कनवर्टर
- सिग्नल स्लोप D/A कनवर्टर
- इन्टरोटिंग A/D कनवर्टर
- डुअल स्लोप A/D कनवर्टर
- पैरलल A/D कनवर्टर

#### 6.11.1 सर्वसिव एप्रोक्सिमेशन A/D कनवर्टर (Successive Approximation A/D Converter)

- A/D कनवर्टर की यह विधि सबसे अधिक प्रचलित है। इस विधि को Bit Weighting Conversion भी कहते हैं।



- प्रारम्भ में START पत्ता कनवर्टन को स्टार्ट करता है तथा सभी बिट्स को क्लियर (clear) करता है।
- सर्वसिव एप्रोक्सिमेशन कनवर्टर के तीन मुख्य भाग हैं—

#### 1. D/A Converter

#### 2. Successive Approximation Register (SAR)

#### 3. Comparator

- इस विधि द्वारा एनेलॉग को डिजिटल में परिवर्तन करने के लिए D/A कनवर्टर की आउटपुट को एनेलॉग इनपुट सिग्नल के साथ कम्पायर (Compare) किया जाता है।
- जब D/A कनवर्टर की आउटपुट एनेलॉग सिग्नल से मैच कर जाते हैं तब D/A कनवर्टर की इनपुट डिजिटल सिग्नल के तुल्य होती है।
- Successive Approximation विधि में सबसे पहले MSB को Turn On किया जाता है तब D/A कनवर्टर के आउटपुट को तुलना एनेलॉग इनपुट से करते हैं।
- यदि कम्पायर को स्टेट बदलती है तब इसका अर्थ है कि MSB द्वारा बेनरेट को गंद आउटपुट से अधिक है। इस समय SAR में यहाँ MSB को ऑफ करके दूसरे MSB को Turn On करते हैं। यह क्रिया तब तक चलती है जब तक इनपुट के लिए सभी LSB का प्रयोग नहीं किया जाता है। तब D/A कनवर्टर की आउटपुट एनेलॉग इनपुट के बराबर हो जाती है।
- इस प्रकार Successive Approximation क्रिया MSB से प्रारम्भ कर एक बार में केवल एक बिट Turn On किया जाता है। सभी बिट्स के चेक (check) होने के बाद EOC आउटपुट अधिक हो जाती है तब A/D कनवर्टन समाप्त हो जाती है।

### प्रश्नावली (Exercise)

- एक स्थायी मल्टीवाइब्रेटर परिपथ की कार्यविधि समझाइये। (UPBTE 2012)
- Schmitt Trigger प्रवर्धक की कार्य-विधि के बारे में व्याख्या कीजिए। (UPBTE 2011)
- बाइस्टेट मल्टीवाइब्रेटर को समझाइए। (UPBTE 2010)
- मल्टीवाइब्रेटर से आप क्या समझते हैं? (UPBTE 2016)
- एस्टेविल मल्टीवाइब्रेटर की कार्य प्रणाली को विस्तार से समझाइये। (UPBTE 2012)
- मोटोरोवेल मल्टीवाइब्रेटर को समझाइए तथा इसको कार्य-विधि को व्याख्या कीजिए। (UPBTE 2015, 16)
- बाइस्टेविल मल्टीवाइब्रेटर को विस्तार से समझाइये।
- स्मिट ट्रिगर की कार्य-विधि का वर्णन कीजिए।
- मल्टीवाइब्रेटर तथा स्मिट ट्रिगर के अनुप्रयोगों का वर्णन कीजिए।
- Analog to Digital और Digital to Analog को विस्तार से समझाइये।
- Digital से Analog में बदलने की विधियाँ बताइये।
- Digital to Analog Converters से आप क्या समझते हैं?
- Analog to Digital Converters से आप क्या समझते हैं?
- Analog to Digital Converters की विधियों को विस्तार से समझाइये।
- सर्वसिव एप्रोक्सिमेशन A/D Converter क्या है?

(UPBTE 2013, 14)

## बहुविकल्पीय प्रश्न

1. एस्टेबिल मल्टीवाइब्रेटर में स्टेबिल स्टेट होते हैं—  
(a) 1                          (b) 0                          (c) 2                          (d) 4
2. बाइस्टेबिल मल्टीवाइब्रेटर में स्टेबिल स्टेट होते हैं—  
(a) 1                                  (b) 0                          (c) 2                                  (d) 4
3. मल्टीवाइब्रेटर का कार्य है—  
(a) एम्पलीफिकेशन करना                          (b) Square wave जेनरेट करना  
(c) सूचना को भेजना                                      (d) प्रकाश का उत्सर्जन करना।
4. डिजिटल से एनेलॉग में बदलने के लिए प्रयोग होगा—  
(a) Successive approximation                                  (b) Dual slope  
(c) Servo mechanism    (d) R-2R Ladder
5. मोज़ोस्टेबिल में स्थायी अवस्था होगी—  
(a) 0    (b) 1    (c) 2    (d) 3

## उत्तर (Answers)

1. (b), 2. (c), 3. (b), 4. (d), 5. (b).



# अध्याय

# सेमीकन्डक्टर मेमोरी


# 7

## (Semiconductor Memory)

### 7.1

### सेमीकन्डक्टर मेमोरी (Semiconductor Memory)

- मेमोरी सर्किट मेमोरी सेल पर आधारित है तथा यह एक ऐसी डिवाइस है जिसका कार्य इनफारमेशन बिट (Information Bit) को स्टोर करना है।
- मेमोरी सेल का लॉजिकल सिक्वेंस (Logical Sequence) मेमोरी सर्किट के कॉन्सेप्ट की जानकारी देता है।



### 7.2


### Random Access Memory (RAM)

- RAM एक कॉमन टाइप मेमोरी है जिसको Rapid-Access Memory की भाँति उपयोग करते हैं तथा इसका कार्य मशीन कोड में कम्प्यूटर डाटा को स्टोर करना है।
- RAM एक वोलाटाइल टाइप (Volatile Type) मेमोरी है जिसमें Stored डाटा पावर ऑफ होने पर लॉस (Loss) हो जाता है। इसे Temporary Storage भी कहते हैं।
- RAM के मुख्यतः दो प्रकार हैं—
  - Static Random Access Memory (SRAM)
  - Dynamic Random Access Memory (DRAM)

#### 7.2.1 Static Random Access Memory (SRAM)


- SRAM में डाटा लम्बे समय तक स्टोर रहता है जब तक पावर सप्लाई दी जाती है।
- इसमें जब पॉवर सप्लाई दी जाती है तो Refresh करने की आवश्यकता नहीं होती है।

- इसकी संरचना जटिल होती है तथा यह महंगा होता है।
- SRAM एक Faster Memory है तथा इसमें सर्किट को refresh करने की आवश्यकता नहीं होती।
- इसका उपयोग Flip-flop में होता है।



### 7.2.2 Dynamic Random Access Memory (DRAM)

- DRAM में लागतार Power Supply देने के बाद भी सर्किट को Refresh करने की आवश्यकता होती है।
- इसकी संरचना सरल होती है तथा यह Slower डिवाइस है।
- SRAM में कोई Charge लीक नहीं होता जबकि DRAM में Charge लीक होते हैं।



### सेमीक्रियटर मेमोरी

#### 7.2.3 SRAM तथा DRAM की तुलना

Basis for Comparison	SRAM	DRAM
Speed	Faster	Slower
Size	Large	Small
Cost	Expensive	Cheap
Used in	Cache Memory	Main Memory
Density	High	Less
Construction	Complex	Simple
Memory requires	6 Transistor	Only One Transistor
Charge Leakage	Not Present	Present
Power Consumption	Low	High

### 7.3 Read Only Memory (ROM)

- यह एक Non-volatile memory है जिसमें डाटा Power off होने पर भी Loss नहीं होता है। इसे Permanent Storage भी कहते हैं।
- ROM के मुख्यतः दो प्रकार हैं—
  - (a) Erasable Programmable Read Only Memory (EPROM)
  - (b) Electrically Erasable Programmable Read Only Memory (EEPROM)

#### 7.3.1 Erasable Programmable Read Only Memory (EPROM)

- EPROM एक प्रोग्रामेबल मेमोरी है जो पावर ऑन होने पर भी डाटा को बरकरार रखती है।
- EPROM में डाटा को इरेज (Erase) करके फिर से उपयोग (reuse) में लाया जा सकता है।
- EPROM में डाटा को इरेज करने के लिए Ultraviolet Light (UV Light) का उपयोग करते हैं।




Fig : Diagram of EPROM

- EPROM टेस्टिंग एवं डिबगिंग (Testing and Debugging) के लिए Convenient होता है। इसमें नियंत्री External Memory की आवश्यकता नहीं होती है।
- EPROM का स्टैटिक पावर कन्ज्युप्शन (Static Power Consumption) ऊच्च होता है तथा PROM के तुलना में इसकी लागत भी अधिक है।
- EPROM का अधिकतर उपयोग Personal Computers में होता है।

### 7.3.2 Electrically Erasable Programmable Read Only Memory (EEPROM)

- EEPROM एक Programmable Memory है जिसमें डाटा को इरेज (Erase) तथा Reprogramme करने के लिए इलेक्ट्रिकल बोर्टरेज का उपयोग करते हैं।
- EEPROM की पार्टी EEPROM को मोडिफाई करने हेतु कम्प्यूटर से रिमूव नहीं करना होता है।
- EEPROM का एक विशेष रूप Flash Memory है जिसका उपयोग Personal Computer में डाटा को Erase तथा Reprogramming में होता है।
- EEPROM कम से कम 100000 टाइम डाटा को इरेज कर सकता है।

### 7.3.3 EPROM तथा EEPROM में अन्तर

EPROM	EEPROM
EPROM = Erasable Programmable Read Only Memory	EEPROM = Electrically Erasable Programmable Read Only Memory
इसमें डाटा को इरेज करने के लिए UV light का उपयोग करते हैं।	इसमें डाटा को इरेज करने के लिए Electrical Signal का उपयोग करते हैं।
कम्प्यूटर से डाटा को इरेज तथा रिप्रोग्रामिंग करने हेतु EPROM Chip को Remove किया जा सकता है।	इसमें चिप को Remove करने की आवश्यकता नहीं होती।
EPROM एक पुरानी टैक्नोलॉजी है।	EEPROM एक माउंडर्न टैक्नोलॉजी है।

## प्रश्नावली (Exercise)

1. सेमीकण्डक्टर मेमोरी के टाइप का वर्णन कीजिए।
2. RAM तथा ROM में अन्तर बताइये।
3. SRAM का विस्तृत वर्णन करो।
4. Dynamic RAM का चित्र बनाकर व्याख्या कीजिए।
5. EPROM तथा EEPROM में अन्तर बताइये।
6. SRAM तथा DRAM को तुलना कीजिए।
7. EPROM की कार्यप्रणाली समझाइये।
8. बोलायाइस तथा नीन-बोलायाइस मेमोरी को बताइये।

□

## परिशिल्प

Example 1. Represent the decimal number 532.86 in terms of powers of 10.

Sol. The required representation is shown in fig.

$$N = \boxed{5 \mid 3 \mid 2 \mid 8 \mid 6}$$

$$N = 5 \times 10^2 + 3 \times 10^1 + 2 \times 10^0 + 8 \times 10^{-1} + 6 \times 10^{-2}$$

Example 2. Represent the octal number 645 in power of 8 and find its decimal equivalent.

Sol. Step 1 : Representation in power of 8.

$$N = \boxed{6 \mid 4 \mid 5}$$

$$6 \times 8^2 \quad 4 \times 8^1 \quad 5 \times 8^0$$

Step 2 : Decimal equivalent

$$N = (6 \times 8^2) + (4 \times 8^1) + (5 \times 8^0)$$

$$= (6 \times 64) + (4 \times 8) + (5 \times 1) = (421)_{10}$$

Ans.

Example 3. Represent the hexadecimal number 6DE in the power of 16 and obtain its decimal equivalent.

Sol. Step 1 : Representation in the power of 16.

$$N = \boxed{6 \mid D \mid E}$$

$$6 \times 16^2 \quad 13 \times 16^1 \quad 14 \times 16^0$$

Step 2 : Decimal equivalent

$$N = 6DE = (6 \times 16^2) + (13 \times 16^1) + (14 \times 16^0)$$

$$= (6 \times 256) + (13 \times 16) + (14 \times 1) = (1758)_{10}$$

Ans.

Example 4. Express the number 423.6 in powers of 7 and find its decimal equivalent.

Sol.  $N = (423.6)_7$ , i.e., the base is 7.

Step 1 : Representation in powers of 7.

$$N = \boxed{4 \mid 2 \mid 3 \mid 6}$$

$$4 \times 7^2 \quad 2 \times 7^1 \quad 3 \times 7^0 \quad 6 \times 7^{-1}$$

Step 2 : Decimal equivalent

$$N = (423.6)_7 = (4 \times 7^2) + (2 \times 7^1) + (3 \times 7^0) + (6 \times 7^{-1})$$

$$= (213.857)_{10}$$


Ans.

Example 5. Convert the binary number 1011.01 into its decimal equivalent.

Sol.

## डिजिटल इलेक्ट्रॉनिक्स

Step 1, 2 and 3 :



Step 4 : Addition :

$$(1011.01)_2 = (11.25)_{10}$$

Ans.

Example 6. Convert the octal number  $(314)_8$  into its decimal equivalent.

Sol.


Step 1 : Get the octal number	:	<table border="1"> <tr><td>3</td><td>1</td><td>4</td></tr> <tr><td><math>8^2</math></td><td><math>8^1</math></td><td><math>8^0</math></td></tr> </table>	3	1	4	$8^2$	$8^1$	$8^0$
3	1	4						
$8^2$	$8^1$	$8^0$						
Step 2 : Write corresponding weights	:	<table border="1"> <tr><td>192</td><td>8</td><td>4</td></tr> </table>	192	8	4			
192	8	4						
Step 3 : Multiply (columnwise)	:							
Step 4 : Add contents of row-3	:	$192 + 8 + 4 = 204$						

$$(314)_8 = (204)_{10}$$

Ans.

Example 7. Convert the octal number  $(365.24)_8$  into its equivalent decimal number.

Sol.



Decimal number,


$$D = (3 \times 8^2) + (6 \times 8^1) + (5 \times 8^0) + (2 \times 8^{-1}) + (4 \times 8^{-2}) \\ = 192 + 48 + 5 + 0.25 + 0.0625$$

$$D = 245.3125$$

Ans.

Example 8. Convert the hex number  $(4C8.2)_{16}$  into its equivalent decimal number.

Sol.



$$\text{Answer} \rightarrow 1224.125$$

1. Given Hex Number :

2. Multiply each digit by its positional weight

$$(4C8.2)_{16} = (1224.125)_{10}$$

Example 9. Convert  $(105)_{10}$  to the equivalent binary number.

Sol. We divide the given number by the radix or base of binary system which is 2.


Ans.

## परिशिल

Step	Divide	Integer Quotient	Remainder
(1)	$105/2$	52	1
(2)	$52/2$	26	0
(3)	$26/2$	13	0
(4)	$13/2$	6	1
(5)	$6/2$	3	0
(6)	$3/2$	1	1
(7)	$1/2$	0	1

LSB  
MSB

OR



$$\text{Binary Number} = 1101001$$

(a) Decimal to binary conversion

(b)

Thus  $(105)_{10} = (1101001)_2$ Example 10. Convert  $(204)_{10}$  into its equivalent octal number.

Sol.

- We divide the decimal number by the radix (base) of octal system which is 8.
- The required conversion is as shown in Table P.1.12.6.

Divide	Integer Quotient	Remainder
$204/8$	25	4
$25/8$	3	1
$3/8$	0	3


LSD  
MSD

Decimal to octal conversion

$$(204)_{10} = (314)_8$$

Ans.

A simpler method, to carry out the decimal to octal conversion is illustrated in fig. P.1.12.6.

Column of quotients LSD = Least significant digit  
Column of remainders MSD = Most significant digit

$$(204)_{10} = (314)_8$$


Ans.

Example 11. Convert the decimal number 259 into its hex equivalent.

Sol. The conversion takes place as follows :

The base is 16, so we divide the given number by 16.


Step	Divide	Integer Quotient	Remainder
(1)	$259 \div 16 =$	16	3
(2)	$16 \div 16 =$	1	0
(3)	$1 \div 16 =$	0	1



$$(259)_{10} = (103)_H$$

Example 12. Convert the decimal number 35 into radix 5 equivalent.  
Sol. The base is 5, so we will divide the given number by 5 as shown in fig.

Step	Divide	Integer Quotient	Remainder	Q R
(1)	$35 \div 5 =$	7	0	5   35
(2)	$7 \div 5 =$	1	2	5   7 0
(3)	$1 \div 5 =$	0	1	5   1 2



#### Decimal to radix 5

Hence the answer is :  $(35)_{10} = (120)_5$

Example 13. Convert the decimal number  $(0.42)_{10}$  into binary.  
Sol.

Decimal fraction	$\times$ Base	Product	Recorded carry
0.42	$\times 2$	0.84	0 MSB
0.84	$\times 2$	1.68	1
0.68	$\times 2$	1.36	1
0.36	$\times 2$	0.72	0
0.72	$\times 2$	1.44	1 LSB

$$\text{So } (0.42)_{10} = (0.01101)_2$$

Example 14. Convert  $(0.8)_{10}$  to equivalent binary number.

Sol.

Decimal fraction	Base	Product	Recorded carry
0.8	$\times 2$	1.6	1 MSB
0.6	$\times 2$	1.2	1
0.2	$\times 2$	0.4	0
0.4	$\times 2$	0.8	0
0.8	$\times 2$	1.6	1 LSB

$$(0.42)_{10} = (0.11001)_2$$

Ans.

#### डिजिटल इलेक्ट्रॉनिक्स

परिचय

Example 15. Convert  $(0.6234)_{10}$  into its equivalent octal number.

Sol. Table : Conversion of fractional decimal to octal

Decimal fraction	$\times$ Base	Product	Recorded carry
0.6234	$\times 8$	4.9872	4 MSD
0.9872	$\times 8$	7.8976	7
0.8976	$\times 8$	7.1808	7
0.1808	$\times 8$	1.4484	1
0.4484	$\times 8$	3.5712	3 LSD

$$(0.6234)_{10} = (0.47713)_8$$

Ans.


Example 16. Convert the decimal fraction  $(0.122)_{10}$  to its equivalent hex number.  
Sol.

Decimal fraction	$\times$ Base	Product	Recorded decimal	Hex
0.122	$\times 16$	1.952	1	1
0.952	$\times 16$	15.232	15	F
0.232	$\times 16$	3.712	3	3
0.712	$\times 16$	11.392	11	B
0.392	$\times 16$	8.272	8	6
0.272	$\times 16$	4.352	4	4 LSD

$$(0.122)_{10} = (0.1F3B64)_{16}$$

Ans.

Example 17. Convert  $(85.63)_{10}$  into its equivalent binary number.  
Sol. Step 1 : Separate integer and fractional parts.



Integer      Fractional

Step 2 : Convert the integer

$\begin{array}{ c c c } \hline & 2 & 85 \\ \hline & 2 & 42 \\ \hline & 2 & 21 \\ \hline & 2 & 10 \\ \hline & 2 & 5 \\ \hline & 2 & 2 \\ \hline & 2 & 1 \\ \hline & 0 & 1 \\ \hline \end{array}$	MSB
$0.63 \times 2 = 1.26$	1 MSB
$0.26 \times 2 = 0.52$	0
$0.52 \times 2 = 1.04$	1
$0.04 \times 2 = 0.08$	0
$0.08 \times 2 = 0.16$	0 LSB

$$\therefore (85)_{10} = (1010101)_2$$

Step 3 : Convert the fractional part

Step 4 : Combine the results of steps 2 and 3.

$$(85.63)_{10} = (1010101.10100)_2$$

Ans.

**Example 18. (a)** Convert the octal number  $(364)_8$  into equivalent binary number.  
Sol.

Step 1 : Given octal number : 

3	6	4
011	110	100

  
Step 2 : Convert each digit into binary : 

011	110	100
010	101	

$$(364)_8 = (011110100)_2 \quad \text{Ans.}$$

**Example 18. (b)** Convert  $(364.25)_8$  into its equivalent binary number.  
Sol. Follow the same procedure explained in the previous example.

Step 1 : Given octal number : 

3	6	4	.	2	5
011	110	100	.	010	101

  
Step 2 : Convert each digit into binary : 

011	110	100	.	010	101
011	110	100	.	010	101

$$(364.25)_8 = (011110100.010101)_2 \quad \text{Ans.}$$

**Example 19.** Convert the hex number AFB2 into equivalent binary number.  
Sol. Each digit in the given hex number is converted into 4-bit binary numbers as shown in fig.

Given hex number	A	F	B	2
Each digit converted to its four bit binary equivalent	1010	1111	1011	0010

Fig. : Hex to binary conversion

Hence  $(AFB2)_{16} = (1010\ 1111\ 1011\ 0010)_2$  Ans.

**Example 20.** Convert  $(0.12E)_{16}$  into equivalent octal number.

Sol. Step 1 : Convert each hex digit into 4-bit binary word :

Given hex number	1	2	E
Binary number	0001	0010	1110

↓      ↓      ↓      ↓      ↓      ↓  
Hex to binary conversion

Step 2, 3 : Group the binary bits into groups of 3 bits and convert each group into an octal number :

0 0 0    1 0 0    1 0 1    1 1 0    ← Groups of 3 bits  
↓      ↓      ↓      ↓      ↓  
0    4    5    6    ← Octal digits

$$(0.12E)_{16} = (0.0456)_8 \quad \text{Ans.}$$

**Example 21.** Determine the values of base x if:

$$(i) (211)_x = (152)_8 \quad (ii) (193)_x = (623)_8$$

Sol. (i)  $(211)_x = (152)_8$

$$2x^2 + 1x^1 + 1x^0 = 1 \times 8^2 + 5 \times 8^1 + 2 \times 8^0$$

$$2x^2 + x + 1 = 64 + 40 + 2$$

$$2x^2 + x + 1 = 106$$

$$2x^2 + x - 105 = 0$$

... (1)

Solving Equation (1) we get,

$$x = 7$$

$$(211)_7 = (152)_8$$

Ans.

$$(ii) (193)_x = (623)_8$$

$$\begin{aligned} 1 \times x^2 + 9 \times x^1 + 3 \times x^0 &= 6 \times 8^2 + 2 \times 8^1 + 3 \times 8^0 \\ x^2 + 9x + 3 &= 384 + 16 + 3 \\ x^2 + 9x + 3 &= 403 \\ x^2 + 9x - 400 &= 0 \end{aligned} \quad \dots (2)$$

Solving Equation (2) we get,

$$x = 16$$

$$(193)_{16} = (623)_8$$

Ans.

**Example 22. (a)** Obtain the 2's complement of  $(1011)_2$ .

Sol. Step 1 : Obtain 1's complement of the given number :

1's complement of 1011 is 0100.

Step 2 : Add 1 to 1's complement :

1's complement	:	0 1 0 0
Add 1	:	+ 1
2's complement	:	0 1 0 1

Hence the 2's complement of 1011 is 0101.

**Example 22. (b)** Obtain the 2's complement of  $(10110010)_2$ .

Sol.

Given number : 1 0 1 1 0 0 1 0

1's complement : 0 1 0 0 1 1 0 1

Add 1 : + 1

2's complement : 0 1 0 0 1 1 1 0

**Example 23.** Perform  $(9)_{10} - (5)_{10}$  using 2's complement method.

Sol. Step 1 : Obtain 2's complement of  $(5)_{10}$  :

Decimal      Binary      2's complement

$$(5)_{10} \quad (0101)_2 \quad 1011$$

Step 2 : Add  $(9)_{10}$  to 2's complement of  $(5)_{10}$  :

(9) <sub>10</sub>	1 0 0 1
2's complement of (5) <sub>10</sub>	1 0 1 1
Carry	1 1
Discard Carry → 1 0 1 0 0 → (4) <sub>10</sub>	
Final carry ← indicates that the answer is positive and in its true form.	→ Answer

$$(9)_{10} - (5)_{10} = (4)_{10}$$

**Example 24.** Perform  $(4)_{10} - (9)_{10}$  using the 2's complement method.

Sol. Convert both the numbers to binary.

$$(4)_{10} = 0100_2 \text{ and } (9)_{10} = 1001_2$$

Ans.

**Step 1 :** Obtain 2's complement of  $(9)_{10}$  :

Decimal	Binary	2's complement
$(9)_{10}$	$(1001)_2$	$(0111)_2$

**Step 2 :** Add  $(4)_{10}$  to 2's complement of  $(9)_{10}$  :

$$\begin{array}{r}
 (4)_{10} : \quad 0 \ 1 \ 0 \ 0 \\
 \text{2's complement of } (9)_{10} : \quad + \ 0 \ 1 \ 1 \ 1 \\
 \text{Carry :} \quad \boxed{1} \\
 \text{Final carry} \rightarrow \boxed{0} \ 1 \ 0 \ 1 \ 1
 \end{array}$$

Answer is negative and in the 2's complement form.  
"0" carry indicates that the result is negative and in its 2's complement form.

**Step 3 :** Convert the answer into its true form :

$$\begin{array}{r}
 \text{Answer :} \quad 1 \ 0 \ 1 \ 1 \text{ In 2's complement form} \\
 \text{Subtract 1 :} \quad - \ 1 \\
 \hline
 1 \ 0 \ 1 \ 0
 \end{array}$$

Invert all bits : 0 1 0 1 Answer in true form.

Thus the answer is  $-(0101)_2$  i.e.,  $(-5)_{10}$ .

**Example 25.** Add  $(1011)_2$  and  $(1100)_2$ .

**Sol.**

- The binary addition will take place column by column. The carry generated in the addition of bits in the previous column is to be transferred to the next column.
- Then in that column the addition of carry and the bits corresponding to the two given numbers is to be performed.

$$\begin{array}{r}
 \text{Carry} \quad 1 \ 1 \ 1 \ 1 \\
 A \quad + \ 1 \ 0 \ 1 \ 1 \ 1 \\
 B \quad \underline{-} \quad 1 \ 1 \ 0 \ 0 \ 1 \\
 \hline
 \text{Answer} \rightarrow \quad 1 \ 1 \ 0 \ 0 \ 0 \ 0
 \end{array}$$

So the result of addition is  $(110000)_2$ .

**Example 26.** Add 24 and 13 in binary.

**Sol.** Step 1 : Convert the given numbers into binary numbers.

$$\begin{array}{r}
 \begin{array}{r}
 2 \mid 24 \\
 \hline
 2 \mid 12 \quad 0 \quad \text{LSB} \\
 \hline
 2 \mid 6 \quad 0 \\
 \hline
 2 \mid 3 \quad 0 \\
 \hline
 2 \mid 1 \quad 1 \\
 \hline
 0 \mid 1 \quad \text{MSB}
 \end{array}
 \quad
 \begin{array}{r}
 2 \mid 13 \\
 \hline
 2 \mid 6 \quad 1 \\
 \hline
 2 \mid 3 \quad 0 \\
 \hline
 2 \mid 1 \quad 1 \\
 \hline
 0 \mid 1 \quad \text{MSB}
 \end{array}
 \end{array}$$

$$(24)_{10} = (11000)_2 \quad (13)_{10} = (1101)_2$$

Step 2 : Perform the binary addition.

$$\begin{array}{r}
 \text{Carry} \quad 1 \\
 (24)_{10} \quad 1 \quad 1 \quad 0 \quad 0 \quad 0
 \end{array}$$

$$\begin{array}{r}
 +(13)_{10} \\
 \hline
 (37)_{10} = \quad 1 \quad 0 \quad 0 \quad 1 \quad 0 \quad 1 \quad \leftarrow \text{Answer}
 \end{array}$$

**Example 27.** Subtract the decimal numbers  $(38)_{10}$  and  $(29)_{10}$  by converting them into binary.

**Sol.** Step 1 : Convert  $(38)_{10}$  and  $(29)_{10}$  into their binary equivalents :

$$\begin{array}{r}
 \begin{array}{r}
 2 \mid 38 \\
 \hline
 2 \mid 19 \quad 0 \quad \text{LSB} \\
 \hline
 2 \mid 9 \quad 1 \\
 \hline
 2 \mid 4 \quad 1 \\
 \hline
 2 \mid 2 \quad 0 \\
 \hline
 2 \mid 1 \quad 0 \\
 \hline
 0 \mid 1 \quad \text{MSB}
 \end{array}
 \quad
 \begin{array}{r}
 2 \mid 29 \\
 \hline
 2 \mid 14 \quad 1 \quad \text{LSB} \\
 \hline
 2 \mid 7 \quad 0 \\
 \hline
 2 \mid 3 \quad 1 \\
 \hline
 2 \mid 1 \quad 1 \\
 \hline
 0 \mid 1 \quad \text{MSB}
 \end{array}
 \end{array}$$

$$\therefore (38)_{10} = (100110)_2 \quad (29)_{10} = (11101)_2$$

Step 2 : Perform the subtraction :

$$\begin{array}{r}
 \begin{array}{r}
 \text{Borrow} \quad 1 \quad 1 \quad 1 \\
 (38)_{10} \quad 1 \quad 0 \quad 0 \quad 1 \quad 1 \quad 0 \\
 -(29)_{10} \quad - \quad 1 \quad 1 \quad 1 \quad 0 \quad 1 \\
 \hline
 (09)_{10} \rightarrow \quad 0 \quad 0 \quad 1 \quad 0 \quad 0 \quad 1 \quad \leftarrow \text{Answer}
 \end{array}
 \end{array}$$

**Example 28.** Add  $(569)_{10}$  and  $(687)_{10}$  in BCD.

**Sol.**

$$\begin{array}{r}
 569 \rightarrow \quad 0101 \quad 0101 \quad 1001 \\
 +687 \rightarrow \quad 0110 \quad 1000 \quad 0111 \\
 \hline
 11 \quad 1 \quad 1 \quad 111 \\
 \hline
 \begin{array}{r}
 1256 \quad 1011 \quad 1111 \quad 1 \quad 0000 \\
 \text{Invalid BCD} \quad \text{Invalid BCD} \quad \boxed{1} \quad \text{Valid BCD} \\
 \text{with carry 1} \quad \leftarrow \text{Incorrect answer}
 \end{array}
 \end{array}$$

Add  $(0110)_2$  to only the invalid BCD numbers to get correct answer.

$$\begin{array}{r}
 1011 \quad 1111 \quad 0000 \quad \leftarrow \text{Incorrect answer} \\
 + 0110 \quad 0110 \quad 0110 \\
 \hline
 1111 \quad 11 \quad \quad \quad \\
 \hline
 \begin{array}{r}
 \boxed{1} \quad 0010 \quad \boxed{1} \quad 0101 \quad 0110 \\
 \downarrow \quad \downarrow \quad \downarrow \quad \downarrow \\
 0001 \quad 0010 \quad 0101 \quad 0110 \quad \leftarrow \text{Correct BCD answer} \\
 \hline
 1 \quad 2 \quad 5 \quad 6
 \end{array}
 \end{array}$$

$$(569)_{10} + (687)_{10} = (1256)_{10}$$

**Example 29.** Perform the subtraction  $(4)_{10} - (7)_{10}$  using the 9's complement.

Sol. Step 1 : Obtain 9's complement of  $(7)_{10}$ :

9's complement of 7 is  $(9 - 7) = (2)_{10}$

Step 2 : Add  $(4)_{10}$  and 9's complement of  $(7)_{10}$ :

$$(4)_{10} \rightarrow \begin{array}{r} 0 \\ 1 \\ 0 \\ 0 \end{array} \leftarrow \text{BCD of } 4$$

$$\begin{array}{r} 9\text{'s complement of } (7)_{10} \rightarrow \\ \boxed{0} \end{array} \begin{array}{r} + 0 \\ 0 \\ 1 \\ 0 \end{array} \begin{array}{l} \hline 0 \\ 1 \\ 1 \\ 0 \end{array} \leftarrow \text{Result}$$

Final carry is 0. Hence result is negative, hence take 9's complement of the result.

Step 3 : Take 9's complement of the result:

$$\begin{array}{r} 9 \rightarrow 1 \\ -6 \rightarrow -0 \\ 3 \end{array} \begin{array}{r} 0 \\ 1 \\ 1 \\ 0 \end{array} \leftarrow \text{Result obtained in step 2}$$

$$(4)_{10} - (7)_{10} = (-3)_{10}$$

**Example 30.** Perform the subtraction  $(9)_{10} - (4)_{10}$  in the BCD using the 10's complement.

Sol. Step 1 : Obtain the 10's complement of  $(4)_{10}$ :

9's complement of 4 =  $9 - 4 = (5)_{10}$

Add 1  $\rightarrow \begin{array}{r} + \\ \hline 1 \end{array}$

10's complement of 4  $\rightarrow \begin{array}{r} 1 \\ \hline 6 \end{array}$

Step 2 : Add  $(9)_{10}$  and 10's complement of  $(4)_{10}$ :

$$\begin{array}{r} (9)_{10} \rightarrow 1 \\ + (5)_{10} \rightarrow 0 \\ \hline \text{Carry} \rightarrow 1 \end{array} \begin{array}{r} 0 \\ 0 \\ 1 \\ 1 \end{array} \leftarrow \text{Invalid BCD and carry = 0}$$

$$\begin{array}{r} \text{Step 3 : Add } (6)_{10} \\ + 0 \\ \hline \text{Discard final carry} \rightarrow \boxed{1} \end{array} \begin{array}{r} 0 \\ 1 \\ 0 \\ 1 \end{array} \leftarrow \text{Answer is positive and in true BCD form}$$

$$(9)_{10} - (4)_{10} = (5)_{10}$$

**Example 31.** Perform  $(3)_{10} - (8)_{10}$  in BCD using 10's complement method.

Sol. Step 1 : 10's complement of  $(8)_{10}$ :

10's complement of  $(8)_{10}$  is  $(9 - 8) + 1 = 2$

Step 2 : Add 3 and 10's complement of 8:

$$\begin{array}{r} (3)_{10} \rightarrow 0 \\ + (2)_{10} \rightarrow + \\ \hline \text{Carry} \rightarrow 1 \end{array} \begin{array}{r} 0 \\ 0 \\ 1 \\ 0 \\ 1 \end{array} \leftarrow \begin{array}{l} \text{10's complement of 8} \\ \text{Sum is negative} \end{array}$$

Final carry is 0. Hence sum is negative and not in its true form.

Step 3 : Obtain 10's complement of the sum:

Subtract the sum from  $(9)_{10} \rightarrow$

$$\begin{array}{r} 1 \\ 0 \\ 1 \\ 0 \\ 1 \end{array} \leftarrow \text{Sum}$$

$$1 \hline 0 \\ 1 \\ 0 \\ 0$$

Add 1  $\rightarrow +$

$$\boxed{0} \begin{array}{r} 1 \\ 0 \\ 1 \end{array} \leftarrow \text{BCD 5}$$

The result is negative.

$$(3)_{10} - (8)_{10} = (-5)_{10}$$

**Example 32.** Perform  $(54)_{10} - (22)_{10}$  in BCD using 10's complement.

Sol. Step 1 : 10's complement of 22:

$$\begin{array}{r} 9\text{'s complement of 22} \rightarrow 99 - 22 = 77 \\ \text{Add 1} \rightarrow + 1 \\ 10\text{'s complement of 22} \rightarrow \hline 78 \end{array}$$

Step 2 : Add  $(54)_{10}$  and 10's complement of  $(22)_{10}$ :

$$\begin{array}{r} (54)_{10} \rightarrow 0 \\ 10\text{'s complement of } (22)_{10} \rightarrow + 0 \\ \hline \text{Carry} \rightarrow 1 \end{array} \begin{array}{r} 1 \\ 1 \\ 1 \\ 1 \\ 0 \\ 0 \\ 0 \end{array} \leftarrow \begin{array}{l} \text{10's complement of } (22)_{10} \\ \text{→ } -(78)_{10} \end{array}$$

$$\begin{array}{r} \text{Invalid BCD numbers} \rightarrow 1 \\ 1 \\ 0 \\ 0 \\ 0 \\ 1 \\ 1 \\ 0 \\ 0 \end{array}$$

$$\begin{array}{r} \text{Step 3 : Add } (0110)_2 \rightarrow 0 \\ 1 \\ 1 \\ 1 \\ 0 \\ 0 \\ 1 \\ 1 \\ 0 \end{array}$$

$$\begin{array}{r} \text{Carry} \rightarrow 1 \\ 1 \\ 1 \\ 1 \\ 1 \\ 0 \\ 0 \\ 1 \\ 0 \end{array}$$

$$\begin{array}{r} \text{Discard final carry} \rightarrow \boxed{1} \\ 0 \\ 0 \\ 1 \\ 1 \\ 0 \\ 0 \\ 1 \\ 0 \end{array} \leftarrow \begin{array}{l} \text{Answeer is positive and} \\ \text{in true BCD form} \end{array}$$

$$(54)_{10} - (22)_{10} = (32)_{10}$$

**Example 33.** Add  $(7)_{10}$  and  $(6)_{10}$  in excess-3.

Sol. Convert  $(7)_{10}$  and  $(6)_{10}$  in excess-3.

$$(7)_{10} = (1010)_{ex-3} \text{ and } (6)_{10} = (1001)_{ex-3}$$

Step 1 : Add the two excess-3 numbers:

$$\begin{array}{r} 1 \\ 0 \\ 1 \\ 0 \\ 0 \\ 1 \\ 1 \\ \hline \text{Final carry} \rightarrow \boxed{1} \\ 0 \\ 0 \\ 1 \\ 1 \\ 1 \end{array} \leftarrow \begin{array}{l} \text{Excess - 3 for } (7)_{10} \\ \text{Excess - 3 for } (6)_{10} \\ \text{Sum} \end{array}$$

Step 2 : Carry is 1 so add 0011 to the sum:

$$\begin{array}{r} 0 \\ 0 \\ 0 \\ 1 \\ 0 \\ 0 \\ 1 \\ 1 \\ 1 \\ 0 \\ \hline 0 \\ 1 \\ 1 \\ 0 \\ 1 \\ 0 \\ 1 \\ 1 \\ 0 \\ \hline 1 \\ 3 \end{array} \leftarrow \begin{array}{l} \text{Sum} \\ \text{Add (3)} \\ \text{Final sum in excess-3} \end{array}$$

$$(7)_{10} + (6)_{10} = (13)_{10}$$

**Example 34. Add  $(2)_{10}$  and  $(3)_{10}$  in excess-3.**

Sol. Convert the given decimal numbers into excess-3.

$$(2)_{10} = (0101)_3, (3)_{10} = (0110)_3$$

Step 1 : Add the two Excess-3 numbers :

$$\begin{array}{r} 0 & 1 & 0 & 1 \\ + & 0 & 1 & 1 & 0 \\ \hline \text{Carry} & & & 1 \\ \text{Final carry} \rightarrow & 0 & 1 & 0 & 1 \end{array} \quad \leftarrow \text{Excess - 3 for } (2)_{10} \\ \leftarrow \text{Excess - 3 for } (3)_{10}$$

Step 2 : Carry is 0, so subtract (0011) from the sum :

$$\begin{array}{r} 1 & 0 & 1 & 1 \\ - & 0 & 0 & 1 & 1 \\ \hline & 1 & 0 & 0 & 0 \\ \hline & 0 & 1 & 0 & 0 \end{array} \quad \leftarrow \text{Sum} \\ \leftarrow \text{Subtract (3)} \\ \leftarrow \text{Final sum in excess-3}$$

$$\therefore (2)_{10} + (3)_{10} = (5)_{10}$$

**Example 35. Prove that  $(A + B + AB)(A + \bar{B})(AB) = 0$**

Sol. LHS =  $(A + \bar{B} + AB)(A + \bar{B})(\bar{A}B)$

But  $A + AB = A$  ... Refer to Ex. 2.6.1.

$$\begin{aligned} \text{LHS} &= (A + \bar{B})(A + \bar{B})(\bar{A}B) \\ &= (AA + A\bar{B} + A\bar{B} + \bar{B}\bar{B})(\bar{A}B) \end{aligned}$$

But  $A \cdot A = A$  and  $\bar{B} \cdot \bar{B} = \bar{B}$  and  $A\bar{B} = \bar{B}(A + A) = A\bar{B}$

$$\begin{aligned} \text{LHS} &= (A + A\bar{B} + \bar{B})(\bar{A}B) \\ &= [A(1 + \bar{B}) + \bar{B}](\bar{A}B) \end{aligned}$$

$$\therefore LHS = [(A \cdot 1) + \bar{B}](\bar{A}B)$$

But  $1 + \bar{B} = 1$  ... since  $A \cdot 1 = A$

$$\begin{aligned} \text{LHS} &= (A + \bar{B})(\bar{A}B) \\ &= A\bar{A}B + A\bar{B}B \end{aligned}$$

But  $A\bar{A} = 0$  and  $B\bar{B} = 0$

$$\therefore LHS = 0 + 0 = 0$$

... Proved

**Example 36. Simplify :  $ABCD + A\bar{B}CD$ .**

Sol.  $Y = ABCD + A\bar{B}CD = ACD(B + \bar{B})$

But  $(B + \bar{B}) = 1$

$$Y = ACD$$

Ans.

**Example 37. Simplify the following expression :**

$$Y = \overline{(AB + \bar{A} + AB)}$$

$$Y = \overline{(A\bar{B} + \bar{A} + AB)}$$

... De-Morgan's first theorem

But

$$\overline{AB} = \bar{A} + \bar{B}$$

$$Y = (\bar{A} + \bar{B} + \bar{A} + AB)$$

∴

$$\bar{A} + \bar{A} = \bar{A}$$

$$Y = (\bar{A} + \bar{B} + A\bar{B})$$

Now use De-Morgan's second theorem which states that,

$$A + B + \bar{C} = \bar{A} \cdot \bar{B} \cdot \bar{C}$$

$$Y = A \cdot B \cdot \bar{AB}$$

$$\bar{A} = A \text{ and } \bar{B} = B$$

$$Y = A \cdot B \cdot \bar{AB}$$

$$\bar{AB} = (\bar{A} + \bar{B})$$

$$Y = A \cdot B \cdot (\bar{A} + \bar{B}) = A\bar{A}B + A\bar{B}\bar{B}$$

$$A\bar{A} = 0 \text{ and } \bar{B}\bar{B} = 0$$

$$Y = 0 \cdot B + A \cdot 0$$

$$= 0 + 0$$

$$\therefore 0 \cdot B = 0 \text{ and } A \cdot 0 = 0$$

$$Y = 0$$

**Example 38. Simplify the following Boolean expressions :**

$$1. A\bar{B} + \bar{A}B + AB + \bar{A}\bar{B}$$

$$2. A\bar{B}C + \bar{A}BC + ABC$$

Sol.

$$1. Y = A\bar{B} + \bar{A}B + AB + \bar{A}\bar{B}$$

$$= \bar{B}(A + \bar{A}) + B(\bar{A} + A)$$

$$= \bar{B} + B$$

$$\dots \text{since } (\bar{A} + A) = 1$$

$$Y = 1$$

$$\dots \text{since } \bar{B} + B = 1$$

$$2. Y = A\bar{B}C + \bar{A}BC + ABC$$

$$= AC(\bar{B} + B) + ABC$$

$$= AC + \bar{A}BC$$

$$= C(A + \bar{A}B)$$

$$= Y = C(A + B)$$

$$\dots \text{since } A + \bar{A}B = A + B$$

**Example 39. Prove the following Boolean identities :**

$$(i) A + \bar{A}B + AB = A + B$$

$$(ii) A\bar{B} + \bar{A}B + AB + \bar{A}\bar{B} = 1$$

Sol.

$$(i) LHS = A + \bar{A}B + AB = A + B(\bar{A} + A)$$

$$= A + B(1)$$

$$\dots \text{since } A + \bar{A} = 1$$

$$LHS = A + B = RHS.$$

$$(ii) LHS = A\bar{B} + \bar{A}B + AB + \bar{A}\bar{B} = A\bar{B} + \bar{A}\bar{B} + A\bar{B} + \bar{A}\bar{B}$$

$$= (A + \bar{A})B + (\bar{A} + A)\bar{B}$$

$$= B + B$$

$$\dots \text{since } \bar{A} + A = 1$$

$$= 1$$

$$\dots \text{since } \bar{B} + B = 1$$

$$LHS = 1$$

$$\dots \text{Proved.}$$

**Example 40. Simplify the expression given below.**

$$Y = AB + (A + B)(\bar{A} + B)$$

Sol. Step 1 : Bring the given expression in SOP form.

$$\text{Given expression : } Y = AB + (A + B)(\bar{A} + B)$$

$$= AB + (\bar{A}A + AB + \bar{A}B + BB)$$

Step 2 : Search for common factors and simplify :

$$Y = AB + \bar{A}A + AB + \bar{A}B + BB$$

$$= AB + AB + BB + \bar{A}A + \bar{A}B$$

$$= AB + AB + BB + AA + \bar{A}B$$

But

$$AB + AB = AB, BB = B \text{ and } A\bar{A} = 0$$

$$Y = AB + B + \bar{A}B = B(A + 1) + \bar{A}B$$

But

$$(A + 1) = 1$$

$$Y = B + \bar{A}B = B(1 + \bar{A}) = B$$

... since  $(1 + \bar{A}) = 1$ 

∴

$$Y = B$$

Ans.


This is simplified expression.

**Example 41.** For the K-map shown in figure or write the simplified Boolean expression.

Sol.

		AB	$\bar{A}B$	$B\bar{A}$	$\bar{B}\bar{A}$
		00	01	11	10
C	$\bar{C}0$	0	1	1	1
	C1	0	0	1	0

(a) Given K-map



(b) Grouping

$$\text{Simplified Boolean expression : } Y = B\bar{C} + AB + A\bar{C}$$

(1) (2) (3)


Ans.

**Example 42.** For the Karnaugh map shown in figure obtain the simplified Boolean equation.

Sol.

		AB	$\bar{A}B$	$B\bar{A}$	$\bar{B}\bar{A}$
		00	01	11	10
C	$\bar{C}0$	1	1	1	0
	C1	0	1	1	1

(a) Given K-map



(b) Simplification

$$\text{Simplified Boolean expression : } Y = \bar{A}\bar{C} + AC + B$$

(1) (2) (3)


Ans.

**Example 43.** Write the simplified Boolean expression from the K-map given in fig.

Sol.

		AB	$\bar{A}B$	$B\bar{A}$	$\bar{B}\bar{A}$
		00	01	11	10
C	$\bar{C}0$	1	1	1	1
	C1	1	0	0	1

(a) Given K-map



(b) Simplification


$$\text{Simplified Boolean expression : } Y = \bar{B} + \bar{C}$$

(1) (2) (3)

Ans.

**Example 44.** Write the simplified Boolean equation from the K-map shown in figure.

Sol.



(a) Given K-map

(b) Simplification

$$\text{Simplified Boolean equation : } Y = \bar{B} + \bar{A}\bar{C}$$

(1) (2)

Ans.

**Example 45.** A logical expression in the standard SOP form is as follows :

$$Y = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + \bar{A}B\bar{C} + A\bar{B}\bar{C}$$

Minimize it using the K-map technique.


Sol.

Step 1 : Prepare the K-map and place 1's and 0's as shown in fig.

$$\bar{A}\bar{B}\bar{C} = m_2, \bar{A}B\bar{C} = m_0, \bar{A}B\bar{C} = m_3, A\bar{B}\bar{C} = m_5$$

		BC	$\bar{B}\bar{C}$	$B\bar{C}$	$\bar{B}\bar{C}$
		00	01	11	10
A	$\bar{A}0$	1	0	1	1
	A1	0	1	0	0

Step 2 : Locate the isolated 1's and enclose them.



Step 3 : Identify the pairs.

$$Y = \bar{A}B + \bar{A}\bar{C} + \bar{A}B\bar{C}$$

Pair 1 Pair 2 Isolated 1

This is the minimized expression.

**Example 46.** For the logical expression given below draw the K-map and obtain the simplified logical expression.

$$Y = \Sigma m(1, 5, 7, 9, 11, 13, 15)$$

Realize the minimized expression using the basic gates.

Sol. The given expression is,

$$Y = m_1 + m_5 + m_7 + m_9 + m_{11} + m_{13} + m_{15}$$

It can be expressed on K-map as shown in fig.

AB	CD	00	01	11	10
$\bar{A}\bar{B}$	00	0	1	0	0
$\bar{A}\bar{B}$	01	0	1	1	0
$A\bar{B}$	11	0	1	1	0
$A\bar{B}$	10	0	1	1	0

Quad 1 :  $\bar{C}D$   
Quad 2 :  $B\bar{D}$   
Quad 3 :  $A\bar{D}$

The simplified logical expression is given by,

$$Y = \bar{C}D + B\bar{D} + A\bar{D} \quad \dots(1)$$

↓  
Quad 1 Quad 2 Quad 3

Minimized expression

$$Y = D(\bar{C} + B + A) \quad \dots(2)$$

**Example 47.** Minimize the following Boolean expression using K-map and realize it using the basic gates.

$$Y = \Sigma m(1, 3, 5, 9, 11, 13)$$

Sol. The given expression can be expressed in terms of the minterms as,

$$Y = m_1 + m_3 + m_5 + m_9 + m_{11} + m_{13}$$

AB	CD	00	01	11	10
$\bar{A}\bar{B}$	00	0	1	1	0
$\bar{A}\bar{B}$	01	0	1	1	0
$A\bar{B}$	11	0	1	1	0
$A\bar{B}$	10	0	1	1	0

Quad 1 :  $\bar{B}D$   
Quad 2 :  $\bar{C}D$

The corresponding K-map is shown in fig.

The logical expression is given by,

$$Y = \bar{B}D + \bar{C}D \quad \dots(1)$$


↓  
Quad 1 Quad 2

$$Y = D(\bar{B} + \bar{C})$$

This is the minimized logical expression.

#### Realization

The minimized expression is realized as shown in fig. P.2.13.4(b).



Relation with minimum number of gates.

**Example 48.** Minimize the following expression using K-map and realize using the basic gates.


$$Y = \Sigma m(1, 2, 9, 10, 11, 14, 15)$$

Sol.

AB	CD	00	01	11	10
$\bar{A}\bar{B}$	00	0	0	1	1
$\bar{A}\bar{B}$	01	0	0	0	0
$A\bar{B}$	11	0	0	1	1
$A\bar{B}$	10	0	1	1	1

Group 1 :  $\bar{B}C\bar{D}$   
Group 2 :  $\bar{B}CD$   
Group 3 :  $AC$   
Group 2 :  $\bar{B}CD$   
Group 1 :  $\bar{B}CD$

(a) K-map simplification.



(b) Realization with minimum number of gates.

Minimized expression :

$$Y = \bar{B}\bar{C}D + \bar{B}C\bar{D} + AC$$

$$= B(\bar{C}D + C\bar{D}) + AC$$

EX OR gate

$$Y = \bar{B}(C \oplus D) + AC$$

## डिजिटल इलेक्ट्रॉनिक्स

**Example 49.** Simplify the expression given below using K-map. The don't care conditions are indicated by  $d()$ .


$$Y = \Sigma m(1, 3, 7, 11, 15) + d(0, 2, 5).$$

Sol. The given equation is,

$$Y = m_1 + m_3 + m_7 + m_{11} + m_{15} + d(0, 2, 5)$$

Regular minterms so enter 1's      Don't care conditions so enter x marks

The required K-map is shown in fig. P.2.13.11.




∴ Simplified equation is  $Y = CD + \bar{A}\bar{B}$ .

**Example 50.** Minimize the SOP expression given below using K-map.

$$Y = \Sigma m(1, 3, 7, 11, 15) + \Sigma d(0, 2, 5, 8, 14).$$

Sol. The required K-map with don't care conditions.




$$Y = CD + \bar{A}\bar{B}$$

**Example 51.** Minimize the following expression using K-map.

$$Y = \Sigma m(0, 1, 3, 9, 13, 14, 15) + d(3, 4, 7, 10, 11).$$

## परिशिष्ट

Sol. Refer fig. for the required K-map.



Simplified equation

$$Y = AC + D + \bar{A}\bar{C}$$

(1) (2) (3)

$$Y = D + \underline{(AC + \bar{A}\bar{C})}$$

EX-NOR

$$Y = D + (A \cdot C)$$

Ans.

**Example 52.** Minimize the following standard POS expression using K-map.


$$Y = \prod M(0, 2, 3, 5, 7)$$

Sol.

1. The given expression is in the POS form. It can be written in terms of the maxterms as follows :

$$Y = M_0 M_2 M_3 M_5 M_7$$

2. The three variable K-map for POS form is shown in fig.



3. Enter a 0 corresponding to each maxterm in the given expression as shown in fig. P.2.15.2(b).

4. Three groups are formed as shown in fig. P.2.15.2(b).


∴ Minimized expression is as follows :

$$Y = (A + C)(\bar{A} + \bar{C})(\bar{B} + \bar{C})$$

Ans.

**Example 53.** Find the expression for the output in the POS form for the K-map shown in fig.

## डिजिटल हालेक्यूनिक्स



Sol.

- Note that two quads have been encircled in fig. P.2.15.3.
- When a quad is encircled, two variables which change will get eliminated.
- Expression for output in the POS form is as follows :

$$Y = A \bar{C}$$

Group 2  
Group 1

Ans.

**Example 54.** Write the simplified expression for output in the POS form for the following expression :



$$Y = \prod M(0, 2, 3, 7)$$

Sol.

- The given expression is,

$$Y = M_0 M_2 M_3 M_7$$

- In the K-map enter 0's corresponding to these maxterms and enter 1's in the remaining cells as shown in fig. P.2.15.4(a).
- Group the zeros as shown in fig. P.2.15.4(b) for the further simplifications.




- Simplified equation using K-map is as follows :

$$Y = (A + C)(\bar{B} + \bar{C})$$

Ans.


**Example 55.** Write the expression for output in the POS form for the K-map shown in fig.

## परिशिष्ट

Sol. Expression for output  $Y = B + D$ 

**Example 56.** For the K-map shown in fig. write the expression for output in the POS form.

Sol. The expression for output is



$$Y = (A + C + D)(A + \bar{B} + \bar{D})(\bar{A} + \bar{C})$$

(1) (2) (3)

**विधि (Procedure)**

(1) NAND गेट की सत्य तालिका का सत्यापन करने के लिए, IC-7400 के एक गेट के साथ चित्र 1.1 के अनुसार, नीचे दी गई बोर्ड पर संयोजित करते हैं।

(2) अब इस IC को पिन-14 पर  $+V_{cc}$  ( $= +5V$ ) तथा पिन-7 पर ग्राउंड प्रयुक्त करते हैं।

(3) द्विपद स्विच  $S_{w_1}$  द्वारा A- इनपुट टर्मिनल पर तथा स्विच  $S_{w_2}$  द्वारा B- इनपुट टर्मिनल पर सत्य तालिका को कोई एक अवस्था के अनुसार इनपुट प्रयुक्त करके, NAND गेट के आउटपुट का प्रेषण करते हैं।

इसी प्रकार सत्य-तालिका को चारों अवस्थाओं का सत्यापन करते हैं। जब विस input(s) एवं output पर विवर की उच्च अवस्था होती है, उसका LED प्रकाशित हो जाएगा तथा इसके विपरीत निम्न अवस्था होने पर LED ऑफ रहता है।

□

**प्रयोगात्मक ठार्य****प्रयोग संख्या-2****उद्देश्य (Object)**

XOR तथा NAND गेटों को प्रयुक्त कर अद्वैत योगकारी (half-adder) एवं अद्वैत-अन्तरकारी (half subtractor) की संरचना करना तथा उनकी सत्य-तालिका का सत्यापन करना।


**उपकरण एवं प्रयोजितायाँ (Apparatus and Devices)**

ब्रेड-बोर्ड, ऐलोटेड पॉवर-स्लाई- 5V, 500 mA, ICs—7400 तथा 7486, इंटरल बोर्ड CRO, मल्टीमीटर अथवा LED इंडिकेटर इत्यादि।

**सिद्धान्त (Theory)**

हाफ-एडर परिपथ केवल 2-विट का योग (sum) तथा कैरी (carry) प्रदान कर सकता है। इसी प्रकार हाफ सब्स्ट्रैक्टर केवल 2-विट का अन्तर तथा बाँटी प्रदान कर सकता है।

हाफ-एडर तथा हाफ सब्स्ट्रैक्टर की सत्य-तालिकायें क्रमशः चित्र 2.2 तथा चित्र 2.4 तालिका में प्रकाशित की गई हैं।

**परिपथ-आरेख (Circuit Diagram)**

चित्र : 2.1-Half Adder circuit Using XOR and NAND gates.

**हाफ-एडर की सत्य तालिका तथा लॉजिक व्यंजक**

Input		Output		Logic Relations
A	B	Sum	Carry	
0	0	0	0	(i) Sum = $A\bar{B} + \bar{A}B = A \oplus B$ where $\oplus$ = Symbol of Ex-OR
0	1	1	0	
1	0	1	0	
1	1	0	1	(ii) Carry = $A \cdot B = \overline{A \cdot B} =$ NAND and NOT

चित्र : 2.2- Truth Table of Half-Adder Circuit




Fig. 2.3-Half-Subtractor Circuit.

हाफ-सब्स्ट्रॉक्टर की सत्य-तालिका तथा लॉजिक-व्यंजक

Input		Output		Logic Relations
A	B	Diff.	Carry	
0	0	0	0	Difference = $\bar{A} \cdot B + A \cdot \bar{B} = A \oplus B$
0	1	1	1	Borrow = $\bar{A} \cdot B = \bar{A} \cdot B$
1	0	1	0	= Not A, 1 NAND ( $\bar{A}$ and B) and NOT
1	1	0	0	

Fig. 2.4 - Truth Table of Half-Subtractor Circuit

## विधि (Procedure)

- (1) Half-Adder की संरचना और उसकी सत्य-तालिका का सत्यापन—
  - (i) चित्र के अनुसार परिपथ को ब्रेड-बोर्ड पर संगेजित करते हैं।
  - (ii) अब दोनों ICs-7486 एवं 7400 की पिन-14 पर +5V तथा पिन-7 पर ग्राउंड प्रयुक्त करते हैं।
  - (iii) चित्र की सहायता से LEDs इंडिकेटर बना कर सत्य-तालिका का सत्यापन करते हैं।
- (2) Half-Subtractor की संरचना और उसकी सत्य-तालिका का सत्यापन—
  - (iv) चित्र के अनुसार परिपथ को ब्रेड-बोर्ड पर संगेजित करते हैं।
  - (v) अब विधि (ii) से (iii) तक की पुनरावृत्ति करते हैं।

## प्रयोगात्मक लार्व

## प्रयोग संचया-3

## उद्देश्य (Object)

XOR तक NAND गेट प्रयुक्त कर Full Adder परिपथ की संरचना करना।

उपकरण एवं सूक्ष्मतायां (Apparatus and Devices)

ब्रेड-बोर्ड, ब्युलेटेड परास माल्टी-5V, 500 mA;

ICs-7486 एवं 7400, LED इंडिकेटर, द्वितीय-CRO अवलम्बनीयता।

## सिद्धान्त (Theory)

फुल-एडर एक साध तीन ब्लॉकों का योग करते हैं। इस फुल-एडर के आवश्यक प्रथम योग (Sum) का अंक रख दूसरे ब्लॉक का अंक प्राप्त होता है।

पूर्ण योगकारी की सत्य-तालिका तथा लॉजिक-व्यंजक

Inputs			Outputs		Logic Relations
A	B	C	Sum	Carry	
0	0	0	0	0	$\text{Sum} = \bar{A} \bar{B} C + \bar{A} B \bar{C} + A \bar{B} \bar{C} + ABC$
0	0	1	1	0	$= \bar{A} B C + \bar{C} (\bar{A} B + A \bar{B}) + ABC$
0	1	0	1	0	$= C (A \bar{B} + A B) + \bar{C} [A \oplus B]$
0	1	1	0	1	$= C (AA + BB + \bar{A} \bar{B} + AB) + \bar{C} [A \oplus B]$
1	0	0	1	0	because $\bar{A} \bar{A} = BB = 0$
1	0	1	0	1	So Sum
1	1	0	0	1	$= C [A (\bar{A} - B) + B (\bar{A} + B)] + \bar{C} [A \oplus B]$
1	1	1	0	1	$= C [(A \cdot B) (\bar{A} \cdot B)] + \bar{C} [A \oplus B]$
					$= C (A + B) (\bar{A} \cdot B) + \bar{C} [A \oplus B]$
					by De Morgan's Theorem
					$= C [AB + \bar{A} \bar{B}] + \bar{C} [A \oplus B]$
					by De Morgan's Theorem
					$\text{Sum} = C [\bar{A} \oplus B] + C [A \oplus B]$
					$= C [A \oplus B]$

जहाँ, C इनपुट—पहले बाले कॉलम की carry है।

अतः Sum = C ⊕ [A ⊕ B]

इसे प्रकार Carry =  $\bar{A} \bar{B} C + A \bar{B} \bar{C} + A B \bar{C} + ABC$ 

$$= C(AB + AB) + AB(C + \bar{C})$$

$$= C(A \oplus B) + A.B$$

$$= \overline{[C(A \oplus B) \cdot \bar{A} \bar{B}]}$$

(क्योंकि  $C + \bar{C} = 1$ )

## परिवर्तन आरेख (Circuit Diagram)




Fig. 3.1 (a)




Fig. 3.1 (b) Circuit Diagram of a Full-adder using XOR and NAND gates

## विधि (Procedure)

- (1) पूर्ण-प्रोग्राम को रिट के ड्रुमर संयोजित करके, दोनों ICs-7485 एवं 8400 को फिन-14 पर +5V तक फिल्टर पर ग्राहक विषय प्रतुच्छ बनाए हैं।
- (2) इन स्टेपोंमें न CRO द्वारा यह सत्य-दातिका का संवर्धन करते हैं।

## डिजिटल हार्डवेरीनिवास

## प्रयोगात्मक कार्य

## प्रयोग संख्या-4

## जटिल्य (Object)

JK रिस्ट-फ्लोप की सत्य-दातिका (Truth-table) को सत्यापित करना।

## उपकरण एवं सुवित्तियाँ (Apparatus and Devices)

डिजिटल दोनों एवं डिजिटल इलेक्ट्रॉनिक सेट IC 7404, IC 7408, IC 7411, IC 7474, IC 7476

## तिळुदात्त (Theory)

डिजिटल सिस्टम में तात्त्विक सर्किट या वो कम्पोनेंट्स होते हैं या Sequential होते हैं। Combinational Circuit अपने कार्यालय जैसे प्रति निर्भर करते हैं जबकि Sequential Circuit में ऐसा नहीं है। Flip-Flop, Sequential Circuit को नुस्खा कहा है।

## JK Flip-Flop

JK Flip-flop, SR Flip-flop का मोडिफाइड वर्ग है।




Fig. 4.1 : Logic Diagram of JK Flip-flop

## Characteristic Table

CLK	J	K	$Q(t+1)$	Comment
0	X	X	$Q(t)$	NC
1	0	0	$Q(t)$	NC
1	0	1	0	Reset
1	1	0	1	Set
1	1	1	$Q(t)$	Toggle

## विधि (Procedure)

- (1) LC. एवं बैंडबोर्ड को संग्रहण के JK Flip-flop को इन्स्टोर्नेट करते हैं।
- (2) इनके बाद Truth table को सत्यापित करते हैं।

□

## प्रयोग संख्या-5

## उद्देश्य (Object)

Counter को डिजाइन कर उसके सत्त्व-तात्त्विकों का सत्यापन करना।

## उपकरण एवं युक्तियाँ (Apparatus and Devices)

डिजिटल I.C. डैग. क्रि. 2, IC 7473, 74LS08, 74LS32, 74LS04

## सिद्धान्त (Theory)

डिजिटल सर्किट में परमों को काउंट करने वाली युक्ति को काउंटर कहते हैं। काउंटर कुछ मिल्य-प्रतीप का समूह होता है जिसमें क्लोक पर्स सिनल एस्टाई को जाती है।




Fig : 5.1 Logic Diagram of a 3-bit Synchronous Counter.




Fig : 5.2 Timing Diagram of a 3-bit Counter.

## दिप्ति (Procedure)

- वित्र में दिए गए तात्त्विक सर्किट को कस्टमर करना।
- Up/Down इनपुट का उपयोग करते हुए Up Counter तथा Down Counter का चयन करना।
- दिए गए Count Sequence को सत्यापित करना।

## प्रयोगात्मक कार्य

## प्रयोग संख्या-6

## उद्देश्य (Object)

8 bit D/A कनवर्टर का अपरेशन तथा सत्यापन करना।

## उपकरण एवं युक्तियाँ (Apparatus and Devices)

ट्रैनर क्रिट D/A कनवर्टर।

## सिद्धान्त (Theory)

D/A कनवर्टर का परिपथ चित्र में दर्शाया गया है। इसमें  $V_{REF}$  Reference Voltage है।




Fig : 6.1 D/A Converter.

## दिप्ति (Procedure)

- परिपथ में प्रयुक्ता चित्र खुली या बंद दो स्थितियों में हो सकती है।
- जब सभी चित्रों खुले होंगे तब इनपुट कोन्ट्रोल शून्य होगी।
- सभी चित्र बंद होने को स्थिति में  $D_3 = D_2 = D_1 = D_0 = 1$  होगा।

# ODD SEMESTER EXAMINATION (U.P.), DECEMBER-2019

डिजिटल इलैक्ट्रॉनिक्स

(Digital Electronics)

Code : 2110

Third Semester

Time : 2.30 Hours]

[Maximum Marks : 50]

## Notes :

- (i) Attempt all questions.
- (ii) Students are advised to specially check the Numerical Data of question paper in both versions. If there is any difference in Hindi translation of any question, the students should answer the question according to the English version.
- (iii) Use of Pager and Mobile Phone by the students is not allowed.

नोट--सभी प्रश्नों के उत्तर दीजिए।

1. निम्नलिखित में से किन्हीं दो भागों के उत्तर दीजिए— [2 × 5 = 10]

(अ) निम्नलिखित का परिवर्तन कीजिए—

$$(i) (6475)_8 = ( )_{16} \quad (ii) (456)_8 = ( )_2$$

$$(iii) (10110011)_2 = ( )_{\text{gray}} \quad (iv) (8AD)_{16} = ( )_2$$

$$(v) (497.5)_{10} = ( )_2$$

(ब) 1's कम्प्लीमेन्ट विधि द्वारा निम्न प्रश्न को हल कीजिए—

$$(i) 101111 - 1001.01 \quad (ii) 1100110 - 10111.01$$

(स) निम्नलिखित नम्बरों को हल कीजिए—

$$(i) (6243)_8 - (4465)_8 \quad (ii) (1ACD)_{16} + (5CDB)_{16}$$

2. निम्नलिखित में से किन्हीं चार भागों के उत्तर दीजिए— [4 × 3 = 12]

(अ) NOR गेट को प्रयुक्त कर AND, OR तथा NOT प्रचालन हेतु परिपथ बनाइए।

(ब) डायोड एवं प्रतिरोध का प्रयोग कर 3-इनपुट का OR गेट का परिपथ आरेख खींचिए। सत्य तालिका की मदद से कार्यप्रणाली समझाइये।

(स) पाजिटिव लॉजिक में एक NAND गेट का परिपथ बनाइए। यदि निगेटिव लॉजिक माना जाये तब यह गेट किस गेट के समतुल्य होगा?

(द) निम्न फंक्शन को k-map द्वारा सरल कीजिए तथा न्यूनतम गेट प्रयुक्त कर Realise कीजिए।

$$f(A, B, C, D) = \Sigma m(3, 4, 5, 7, 9, 13, 14, 15)$$

(य) व्यंजक  $y = AB + A(B+C) + B(B+C)$  कों वूलियन वीजगणित से सरल कीजिए एवं सरलीकृत व्यंजक की लॉजिक डायग्राम बनाइये।

3. निम्नलिखित में से किन्हीं तीन भागों के उत्तर दीजिए— [3 × 4 = 12]

(अ) दो हाफ सबट्रैक्टर एवं एक OR गेट की मदद से फुल सबट्रैक्टर का परिपथ आरेख खींचिए। फुल सबट्रैक्टर की सत्य तालिका भी बनाइए।

(ब) कामन एनोड एवं कामन कैथोड-7 सेगमेन्ट डिस्प्ले युक्तियों में क्या अन्तर है? प्रत्येक का उपयोग देते हुए परिपथ बनाइए।

(स) BCD to Decimal डिकोडर पर टिप्पणी लिखिए।

(द) J.K. फिल्प प्लाप का लॉजिक परिपथ खींचिए तथा J.K. फिल्प-प्लाप की सत्य तालिका लिखिए।

4. निम्नलिखित में से किन्हीं दो भागों के उत्तर दीजिए— [2 × 4 = 8]

- (अ) 4 बिट सिन्क्रोनस काउन्टर का परिपथ आरेख खोचकर कार्यविधि समझाइये।
- (ब) अप/डाउन गणक की कार्यविधि परिपथ आरेख की मदद से समझाइये।
- (स) लाजिक डायग्राम को मदद से पैरलल-इन सीरियल आरट शिफ्ट रजिस्टर की कार्यविधि समझाइये।

5. निम्नलिखित में से किन्हीं दो भागों के उत्तर दीजिए— [2 × 4 = 8]

- (अ) Successive Approximation प्रकार का ADC परिपथ बनाइये तथा इसकी कार्यप्रणाली समझाइये।
- (ब) RAM तथा ROM में अन्तर स्पष्ट कीजिए।
- (स) EEPROM मेमोरी पर टिप्पणी लिखिए।